[发明专利]用于BNN硬件加速器的双向并行处理卷积加速系统

权利要求书

1.一种用于BNN硬件加速器的双向并行处理卷积加速系统，其特征在于，包括：

存储单元，设置于每一卷积层上，分别用于存储输入的激励数据、卷积核参数以及该层卷积运算结束后的结果；

一个运算控制器，控制各个卷积层之间数据的传递、激励数据与卷积核参数的读取、卷积核参数运算以及计算结果的存储；

卷积运算模块，根据控制器指令，读取缓冲单元里的激励数据和卷积核参数，完成卷积操作；

数据搬运模块，根据运算控制器的配置信息，一次性将卷积核参数、计算结果以及激励数据从片外DDR搬运至片上存储器，以减少访问片外存储器的次数；

卷积运算模块包括：

浮点卷积运算模块，为卷积运算模块的第一层，浮点卷积运算模块的输入数据为浮点数据；

二值卷积单元，为卷积运算模块的第二至五层，经卷积操作后，将卷积层的尺寸在各个维度上缩小两倍，完成了池化过程，将池化处理后的数据代入设定的公式进行量化处理；

二值全连接层运算单元，为卷积运算模块的第六至九层，用全连接层将所学到的分布式特征映射到样本标记空间，将权重和激励数据的卷积运算转化为1bit数据之间的异或操作；

数据缓冲器的容量大小等于两倍的与之进行卷积操作的卷积核参数量；

双向并行处理数据包括以下步骤：

步骤一，从待处理卷积层的存储器中分别读取位于图片左上角的3*3区域内的9个激励数据和一组3*3的卷积核参数，依次存入缓冲单元，注意激励数据与相对应参数的对应位置；

步骤二，从待处理卷积层的存储器中分别读取位于图片右上角的3*3区域内的9个激励数据，和一组3*3的卷积核参数，依次存入缓冲单元，注意激励数据与相对应参数的对应位置；

步骤三，在同步时钟的作用下，将缓冲区域中的18个激励数据和18个权重参数进行对应乘加运算；最终，图片左上角区域的3*3阵列与权重卷积运算所得结果存入用于保存结果的存储器中，并记为新feature map的第一行第一个结果数据，同理，右上角区域的3*3阵列与权重卷积运算所得计算结果存入结果存储器中，记为新feature map的第一行最后一个数据；

步骤四，以1为步长，从激励数据存储器读取前三行中每一行的第2至4个数据，继续存入数据缓冲单元，并且覆盖之前的激励数据；同理，从参数存储器中读取权重参数置入缓冲单元，覆盖之前的权重参数；同时，读取激励存储器前三行中每一行的第29至31号数据进入缓冲区，以及对应的参数进入缓冲单元；之后重复步骤三操作，得到新feature map第一行的第二个和倒数第二个结果数据；

步骤五，将步骤四中两片3*3的区域分别向左和向右各自平移一个步长，读取数据和参数进入缓冲区，重复步骤三操作，得到新feature map第一行的第三个和倒数第三个结果数据；如此周而复始，直至两片区域在不断地平移过程中重合，此时经过卷积计算后的结果存储器中亦保存了32个数据结果，作为下一层输入feature map的第一行数据；

步骤六，分别读取第二至四行的最左侧3*3区域数据和最右侧3*3区域数据，如上述步骤一至五那样操作，得出下一层输入feature map的第二行数据；

步骤七，如此周而复始步骤一至六，直至得出32*32的feature map作为下一层输入激励。

2.根据权利要求1所述的用于BNN硬件加速器的双向并行处理卷积加速系统，其特征在于，所述卷积运算模块中各单元包括：

数据缓冲器，在进行卷积运算时，从数据存储器中读出像素数据，存入到数据缓冲器中，每次卷积运算结束，从数据存储器中读入新的像素数据，覆盖之前的像素数据；

卷积核参数缓冲器，从参数存储器中读取卷积核与相应的数据缓冲器中的数据进行按位卷积运算；

乘法器和加法器，进行卷积操作时候，进行乘、加操作，以例化乘法器和加法器；

逻辑异或电路，进行针对中间卷积层的特殊处理运算。