[发明专利]灵敏放大器电路

摘要

本发明公开了一种灵敏放大器电路，第六PMOS晶体管的源极与电源电压端vpwr相连接，其漏极和栅极与第六NMOS晶体管的栅极相连接，第六NMOS晶体管的漏极与所述第一反相器的输出端相连接，第六NMOS晶体管的源极与第七NMOS晶体管的漏极相连接，第七NMOS晶体管的栅极输入读时间控制信号saen1，第七NMOS晶体管的源极接地。本发明在读VTP，VTE时能具有更好的一致性。

主权项

1.一种灵敏放大器电路，包括：第一PMOS晶体管至第五PMOS晶体管；第二PMOS晶体管至第四PMOS晶体管的源极与电源电压端vpwr相连接，第三PMOS晶体管的栅极输入信号预充电的反信号preb，第二PMOS晶体管的栅极输入P型镜像电流栅极端电压信号pbias，第四PMOS晶体管的栅极输入第一与非门的输出信号senseb；第二PMOS晶体管的漏极与第一PMOS晶体管的源极相连接，第一PMOS晶体管的栅极输入读时间控制信号saen1的反信号saen1b，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连接，第三PMOS晶体管的漏极与第一PMOS晶体管的漏极、第五PMOS晶体管的栅极和第一NMOS晶体管的漏极相连接，其连接的节点记为dl，第一NMOS晶体管的源极与第一反相器的输入端和列选择电路CMUX的一端相连接，其连接的节点记为cl，第一反相器的输出端与第一NMOS晶体管的栅极相连接；第四NMOS晶体管作为闪速存储器SONOS，列选择电路CMUX的另一端与第四NMOS晶体管的漏极相连接，其连接的节点记为bl，第四NMOS晶体管的栅极输入SONOS单元栅极门电位控制信号wls，第五NMOS晶体管作为SONOS单元选择管，第四NMOS晶体管的源极与第五NMOS晶体管的漏极相连接，第五NMOS晶体管的栅极输入字线选择信号wl，第五NMOS晶体管的源极接地；第五PMOS晶体管的漏极与第二NMOS晶体管的漏极、第三NMOS晶体管的漏极和第二反相器的输入端相连接，第二NMOS晶体管的栅极输入N型镜像电流栅极端电压信号nbias，第三NMOS晶体管的栅极输入读时间控制信号saen1的反信号saen1b，第二NMOS晶体管的源极和第三NMOS晶体管的源极接地；第二反相器的输出端作为电路的输出端Dout；第一与非门的一输入端输入预充电的反信号preb，另一输入端输入读时间控制信号saen1，其输出端的输出信号记为senseb；其特征在于，还包括：第六PMOS晶体管的源极与电源电压端vpwr相连接，其漏极和栅极与第六NMOS晶体管的栅极相连接，第六NMOS晶体管的漏极与所述第一反相器的输出端相连接，第六NMOS晶体管的源极与第七NMOS晶体管的漏极相连接，第七NMOS晶体管的栅极输入读时间控制信号saen1，第七NMOS晶体管的源极接地。