[发明专利]灵敏放大器电路

说明书

本发明公开了一种灵敏放大器电路，第六PMOS晶体管的源极与电源电压端vpwr相连接，其漏极和栅极与第六NMOS晶体管的栅极相连接，第六NMOS晶体管的漏极与所述第一反相器的输出端相连接，第六NMOS晶体管的源极与第七NMOS晶体管的漏极相连接，第七NMOS晶体管的栅极输入读时间控制信号saen1，第七NMOS晶体管的源极接地。本发明在读VTP，VTE时能具有更好的一致性。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种SO NO S (Silicon–O xid e–Nitride–Oxide–Silicon闪速存储器)读余量一致性的灵敏放大器电路。

背景技术

在纯5V工艺平台上，EEPROM(Electrically Erasable Programmable readonlymemory电可擦可编程只读存储器)的电源电压范围为：2 .0V～5 .5V。

现在SONOS使用的灵敏放大器如图1所示，其工作过程如下：

当选中SONOS单元读时：

先对bl端充电。SONOS单元漏端电位受反相器inv1控制，节点cl端的电位被钳位在反相器inv1的翻转点附近。在预充电时，PMOS晶体管P3，P4关闭。

预充电结束后，PMOS晶体管P3打开。如果读取SONOS擦除后的单元，dl端的电位会快速下降，PMOS晶体管P4打开，使得PMOS晶体管P4的漏端电位被上拉到电源电压端vpwr，使得输出端Dout输出为0；如果读取SONOS写入后的单元，dl端电位不会被下拉，使得PMOS晶体管P4不能打开，PMOS晶体管P4的漏端继续为0电位，输出端Dout输出保持为1。

该灵敏放大器中PMOS晶体管P1的镜像电流，只要保证在读SONOS写入后的单元时，dl端的电位不往下掉，却又能被读SONOS擦除后的单元下拉就行。NMOS晶体管N1管的镜像电流同样只需一个小电流，当读1时，PMOS晶体管P4关闭，能把PMOS晶体管P4的漏端下拉到0。

在纯5V工艺中，灵敏放大器的电源电压端vpwr的电压为：2 .0V～5 .5V。电压范围较广，在对读选中列作预充电时，cl处的稳定电压点会有较大的浮动，影响SONOS单元在不同电压下，读余量的一致性。即低电压读SONOS写入后的单元有较好的读余量，高电压读SONOS擦除后的单元有较好的读余量。

发明内容

本发明要解决的技术问题是提供一种灵敏放大器电路，在读VTP(SONSO单元写1后的读余量)，VTE(SONSO单元擦除后的读余量)时能具有更好的一致性。

为解决上述技术问题，本发明的灵敏放大器电路，包括：第一PMOS晶体管至第五PMOS晶体管；第二PMOS晶体管至第四PMOS晶体管的源极与电源电压端vpwr相连接，第三PMOS晶体管的栅极输入信号预充电的反信号preb，第二PMOS晶体管的栅极输入P型镜像电流栅极端电压信号pbias，第四PMOS晶体管的栅极输入第一与非门的输出信号senseb；第二PMOS晶体管的漏极与第一PMOS晶体管的源极相连接，第一PMOS晶体管的栅极输入读时间控制信号saen1的反信号saen1b，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连接，第三PMOS晶体管的漏极与第一PMOS晶体管的漏极、第五PMOS晶体管的栅极和第一NMOS晶体管的漏极相连接，其连接的节点记为dl，第一NMOS晶体管的源极与第一反相器的输入端和列选择电路CMUX的一端相连接，其连接的节点记为cl，第一反相器的输出端与第一NMOS晶体管的栅极相连接；第四NMOS晶体管作为闪速存储器SONOS，列选择电路CMUX的另一端与第四NMOS晶体管的漏极相连接，其连接的节点记为bl，第四NMOS晶体管的栅极输入SONOS单元栅极门电位控制信号wls，第五NMOS晶体管作为SONOS单元选择管，第四NMOS晶体管的源极与第五NMOS晶体管的漏极相连接，第五NMOS晶体管的栅极输入字线选择信号wl，第五NMOS晶体管的源极接地；