[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810470252.9 | 申请日： | 2018-05-17 |
| 公开（公告）号： | CN108649071B | 公开（公告）日： | 2019-03-19 |
| 发明（设计）人： | 倪贤锋;范谦;何伟 | 申请（专利权）人： | 苏州汉骅半导体有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/335;H01L29/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州市工业园区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种半导体器件及其制造方法，包括：在衬底上依次形成缓冲层和势垒层，其中，所述缓冲层与所述势垒层之间形成有二维电子气；刻蚀所述势垒层的源极区域和漏极区域，以在所述缓冲层上形成沟槽，并在所述沟槽上形成掺杂层；在所述势垒层与所述掺杂层上形成钝化层，并对所述钝化层进行刻蚀，暴露出部分势垒层，所述部分势垒层与所述掺杂层相接触；将所述离子掺杂到与所述部分势垒层相接触的部分缓冲层中。上述半导体器件及其制造方法，通过对部分缓冲层进行离子掺杂，减少二维电子气与掺杂层之间的接触电阻，从而减少器件的导通电阻。 | ||
| 搜索关键词： | 势垒层 缓冲层 掺杂层 半导体器件 二维电子气 离子掺杂 钝化层 刻蚀 制造 导通电阻 接触电阻 漏极区域 源极区域 衬底 暴露 申请 | ||
【主权项】：
1.一种半导体器件制造方法，其特征在于，包括：在衬底上依次形成缓冲层和势垒层，其中，所述缓冲层与所述势垒层之间形成有二维电子气；刻蚀所述势垒层的源极区域和漏极区域，以在所述缓冲层上形成沟槽，并在所述沟槽上形成掺杂层；在所述势垒层与所述掺杂层上形成钝化层，并对所述钝化层进行刻蚀，暴露出部分势垒层，所述部分势垒层与所述掺杂层相接触；将离子掺杂到与所述部分势垒层相接触的部分缓冲层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州汉骅半导体有限公司，未经苏州汉骅半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810470252.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
