[发明专利]一种具有载流子存储区的沟槽栅器件及其制造方法有效

专利信息
申请号: 201810463012.6 申请日: 2018-05-15
公开(公告)号: CN108766997B 公开(公告)日: 2023-10-13
发明(设计)人: 饶祖刚;王民安;项建辉;郑科峰 申请(专利权)人: 黄山芯微电子股份有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/36;H01L21/265;H01L21/225
代理公司: 深圳市百瑞专利商标事务所(普通合伙) 44240 代理人: 杨大庆
地址: 245000 安*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种具有载流子存储区的沟槽栅器件及其制造方法,该沟槽栅器件,包括半导体衬底或外延层,所述半导体衬底或外延层表面向下延伸设置有一组沟槽栅,所述沟槽栅的外侧设置有第一掺杂区域,第一掺杂区域内掺杂形成与半导体衬底或外延层具有相同导电类型且呈横向与纵向梯度分布、具有载流子存储作用的第一类掺杂半导体,该结构有利于更多载流子在此处存储,从而可以降低导通电阻与饱和压降。还公开了该沟槽栅器件的制造方法,该方法能够改善现有方法加工难度大及造价高的问题。可广泛应用于功率器件的生产加工领域。
搜索关键词: 一种 具有 载流子 存储 沟槽 器件 及其 制造 方法
【主权项】:
1.一种具有载流子存储区的沟槽栅器件结构,包括半导体衬底或外延层(100),所述半导体衬底或外延层(100)表面向下延伸设置有一组沟槽栅(10),其特征在于:所述沟槽栅(10)包括上部沟槽(104)和位于上部沟槽(104)下方的下部沟槽(108),所述沟槽栅(10)的内侧壁和半导体衬底或外延层(100)表面设置有栅电极绝缘层(110),所述沟槽栅(10)位于栅电极绝缘层(110)内填充有栅电极(111);所述沟槽栅(10)的外侧还设置有第一掺杂区域(105),所述第一掺杂区域(105)从上部沟槽(104)底部的外侧向侧向和下方延伸,第一掺杂区域(105)内掺杂形成与半导体衬底或外延层(100)具有相同导电类型且具有载流子存储作用的第一类掺杂半导体,所述第一类掺杂半导体的掺杂浓度从沟槽栅侧壁往远离沟槽侧壁方向依次递减呈横向和纵向梯度分布;所述第一掺杂区域(105)的上方设置有第二掺杂区域(112),第二掺杂区域(112)内掺杂形成与半导体衬底或外延层(100)具有相反导电类型的第二类掺杂半导体;所述第二掺杂区域(112)的上方位于沟槽栅(10)的两侧设置有第三掺杂区域(113),相邻两沟槽栅(10)外侧的第三掺杂区域(113)间设置有第四掺杂区域(114),所述第三掺杂区域(113)内掺杂形成比第二掺杂区域(112)内的第二类掺杂半导体浓度高的第一类掺杂半导体,所述第四掺杂区域(114)内掺杂形成比第二掺杂区域(112)内的第二类掺杂半导体浓度高的第二类掺杂半导体。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于黄山芯微电子股份有限公司,未经黄山芯微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810463012.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top