[发明专利]一种应用于雷达模拟的可变双向数字延迟方法

摘要

本发明公开了一种应用于雷达模拟的可变双向数字延迟方法，该方法属于信号处理技术，具体涉及数字延迟方法。本发明提出的基于单端口DRAM、单倍时钟的可变双向数字延迟实现方法设计结构简单，在工程应用中只需要设置控制字，循环计数到控制字即可实现延时。由于本发明采用的是单倍工作时钟，可实现的工作频率能达到FPGA的最高工作频率。当延迟量增加或者减少时，只需设置增加或者减少后延迟量的值，是一种简单高效，具有更高分辨率的数字延迟方法。

主权项

1.一种应用于雷达模拟的可变双向数字延迟方法,该方法包括:步骤1:初始化DRAM的所有内存数据为“0”，针对指向DRAM内存中第1个位置；步骤2：确定雷达模拟的延迟量N；步骤3：根据延迟量对DRAM的内存进行读写，模式为先读后写；(1)当延迟量为N时，指针最大深度为N：第一拍：读出DRAM内存中第1位置的数据“0”后写入雷达模拟第1数据data0，指针跳转到第2位置；第二拍：读出DRAM内存中第2位置的数据“0”后写入雷达模拟第2数据data1，指针跳转到第3位置；第三拍：读出DRAM内存中第3位置的数据“0”后写入雷达模拟第3数据data2，指针跳转到第4位置；……第N拍：读出DRAM内存中第N个位置的数据“0”后写入雷达模拟第N个数据dataN‑1，指针跳转到第1位置；第N+1拍：读出DRAM内存中第1位置的数据“data0”后写入雷达模拟第N数据dataN+1，指针跳转到第2位置；第N+2拍：读出DRAM内存中第2位置的数据“data1”后写入雷达模拟第N数据dataN+2，指针跳转到第3位置；……上述方法中每当指针指向DRAM内存中第N位置后，下一位置跳转至DRAM内存中第1位置，采用该方法对后续雷达模拟信号依次进行延迟；(2)当延迟量由N变为N+M时，指针最大深度为N+M：首先指针在DRAM内存中第1～第N位置上依次跳转，当指针指向第N位置时，下一次跳转至第N+1位置，读出DRAM内存中第N+1位置的数据“0”后写入当前雷达的第T模拟数据；然后指针在DRAM内存中第N+1～第N+M位置上依次跳转，当指针指向第N+M位置时，下一次跳转至第1个位置，读出DRAM内存中第1位置的数据后写入当前雷达的T+M+1模拟数据；接着指针在DRAM内存中第1～第N+M位置上依次跳转；每当指针指向第N+M位置时，下一次跳转至第1位置，读出DRAM内存中第1位置的数据后写入当前雷达的模拟数据；(3)当延迟量由N变为N‑M时，指针最大深度为N‑M：首先指针在DRAM内存中第1～第N位置上依次跳转，当指针指向第N位置时，下一次跳转至第1位置；然后指针在DRAM内存中第1～第N‑M位置上依次跳转，当指针指向第N‑M位置时，下一次跳转至第1位置；接着指针在DRAM内存中第1～第N‑M位置上依次跳转；每当指针指向第N‑M位置时，下一次跳转至第1位置；上述指针每次跳转后都会按照先读后写的方式进行雷达模拟数据的读写。