[发明专利]三维存储器及其制造方法有效
| 申请号: | 201810249952.5 | 申请日: | 2018-03-26 |
| 公开(公告)号: | CN108630691B | 公开(公告)日: | 2021-03-30 |
| 发明(设计)人: | 刘隆冬;王猛 | 申请(专利权)人: | 长江存储科技有限责任公司 |
| 主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582 |
| 代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 蒋雅洁;张颖玲 |
| 地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一三维存储器及其制造方法,包括在衬底上形成硬掩模层并图形化;利用硬掩模图形,在衬底上形成半导体凸台;在半导体凸台顶部形成掺杂区;在硬掩模图形和半导体凸台上形成介质层堆叠;刻蚀介质层堆叠,形成暴露半导体凸台的垂直沟道孔。依照本发明的三维存储器制造方法,利用硬掩模图形先在衬底上形成掺杂凸台之后再形成介质层堆叠中的沟道孔,提高沟道孔底部凸台的成膜质量、高度和掺杂浓度的均匀性,减少垂直沟道区生长缺陷,提高器件的可靠性。 | ||
| 搜索关键词: | 三维 存储器 及其 制造 方法 | ||
【主权项】:
1.一种三维存储器制造方法,其特征在于,包括:在衬底上形成图形化的硬掩模层,所述图形化的硬掩模层具有露出衬底的第一垂直沟道孔,所述第一垂直沟道孔内形成有半导体凸台;在所述半导体凸台顶部形成掺杂区;在所述图形化的硬掩模层和所述半导体凸台上形成介质层叠层结构;刻蚀所述介质层叠层结构,形成暴露所述半导体凸台的第二垂直沟道孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810249952.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





