[发明专利]具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法在审
| 申请号： | 201810229412.0 | 申请日： | 2018-03-20 |
| 公开（公告）号： | CN108376710A | 公开（公告）日： | 2018-08-07 |
| 发明（设计）人： | 陈显平;马荣耀;叶怀宇;檀春健;罗厚彩;王黎明;王少刚 | 申请（专利权）人： | 重庆大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京同恒源知识产权代理有限公司 11275 | 代理人： | 赵荣之 |
| 地址： | 400044 重*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明的半导体VDMOSFET器件的外延层电阻率较低，从而使导通电阻得到很大地降低。 | ||
| 搜索关键词： | 宽禁带半导体 第一导电类型 重掺杂 导电类型 浮岛结构 金属化源 源接触区 金属化 漏电极 漂移区 电极 衬底 多晶硅栅电极 外延层电阻率 绝缘介质层 导通电阻 击穿电压 依次层叠 体区 半导体 制造 | ||
【主权项】：
1.具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置；所述第二导电类型宽禁带半导体体区(4)设置在第一导电类型宽禁带半导体漂移区(7)的顶部两侧，第二导电类型宽禁带半导体体区(4)内均设置有与金属化源电极(3)相接触的第一导电类型宽禁带半导体源接触区(5)和重掺杂第二导电类型宽禁带半导体源接触区(6)，且第一导电类型宽禁带半导体源接触区(5)在所述重掺杂第二导电类型宽禁带半导体源接触区(6)的内侧，所述重掺杂第二导电类型宽禁带半导体源接触区(6)的外表面与半导体VDMOSFET器件的外表面齐平；在所述第二导电类型宽禁带半导体体区(4)与第一导电类型宽禁带半导体漂移区(7)的上表面设置有栅介质层，所述多晶硅栅电极(2)位于所述栅介质层的上表面，多晶硅栅电极(2)与金属化源电极(3)间通过绝缘介质层(1)隔离；所述第一导电类型宽禁带半导体漂移区(7)两侧设置有多个浮岛结构(8)，所述浮岛结构(8)向所述第一导电类型宽禁带半导体漂移区(7)的内侧凹陷，且浮岛结构(8)之间相互无接触，多个的所述浮岛结构(8)相对于所述第一导电类型宽禁带半导体漂移区(7)的中心轴线镜像对称，所述浮岛结构(8)的外表面与半导体VDMOSFET器件的外表面齐平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆大学，未经重庆大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810229412.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
