[发明专利]具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法

说明书

本发明涉及一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明的半导体VDMOSFET器件的外延层电阻率较低，从而使导通电阻得到很大地降低。

技术领域

本发明属于半导体功率器件技术领域，涉及具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法。

背景技术

以碳化硅与氮化镓为主要代表的宽禁带(第三代)半导体材料凭借其宽禁带、高热导率、高击穿电场、高抗辐射能力及高电子饱和速度等优良特性，使其在许多应用领域拥有前两代半导体材料无法比拟的优点，如基于碳化硅与氮化镓的功率器件能够应用于航空航天、军事装备及核工业等极端恶劣的环境下。

在功率器件领域，VDMOSFET器件因其工作频率高、热稳定性好及驱动电路简单等优点而被广泛应用于功率系统。VDMOSFET器件在电力电子电路中主要用作开关，比导通电阻与击穿电压是其两个最重要的性能参数。对于这两个性能参数，普遍的设计要求是VDMOSFET器件不仅要具有高的击穿电压，而且也要具有低的导通电阻以降低功耗。与硅基MOSFET或IGBT相比，宽禁带半导体功率VDMOSFET器件具有更高的击穿电压，更低的比导通电阻。但是，如图1所示，传统结构VDMOSFET器件的击穿电压和比导通电阻制约关系会阻碍VDMOSFET器件性能的进一步提高。为了改善击穿电压和比导通电阻的制约关系，陈星弼教授提出在传统VDMOSFET器件的漂移区引入超结结构(Super Junction)，如图2所示，以优化比导通电阻和击穿电压的折衷关系。然而，由于超结结构制作工艺难度高，宽禁带半导体材料及其器件制备工艺还不成熟，制造成本昂贵，使得超结结构应用于宽禁带半导体VDMOSFET器件受到限制。

为了改善击穿电压与比导通电阻的制约关系及克服超结制造工艺难度高的缺点，研究者A.Peyre-Lavigne在文献“A New Generation of Power Unipolar Devices:theConcept of the FLoating Islands MOS Transistor(FLIMOST)”中提出一种新耐压结构--浮岛结构(FLoating Islands)。通过在硅基漂移区中引入多个相反掺杂类型的浮岛结构，使功率VDMOSFET在击穿电压不变的情况下提高电阻率，减小功率损耗。其根本原因是浮岛在漂移区内引入新电场峰，使漂移区内的最大电场峰值减小，因此在相同击穿电压情况下，可以通过提升漂移区的掺杂浓度来降低器件的比导通电阻。理论上，具有浮岛结构的VDMOSFET器件的击穿电压会随着浮岛数的增加而增加。

发明内容

有鉴于此，本发明的目的在于提供一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，在不减小漂移区掺杂浓度的情况下提高器件的耐压性能，有效地改善了传统VDMOSFET器件击穿电压与比导通电阻的制约关系。

为达到上述目的，本发明提供如下技术方案：

具有浮岛结构的宽禁带半导体VDMOSFET器件，包含绝缘介质层1、多晶硅栅电极2、金属化源电极3、第二导电类型宽禁带半导体体区4、第一导电类型宽禁带半导体源接触区5、重掺杂第二导电类型宽禁带半导体源接触区6、第一导电类型宽禁带半导体漂移区7、重掺杂第一导电类型宽禁带半导体衬底9与金属化漏电极10；

所述金属化源电极3、第一导电类型宽禁带半导体漂移区7、重掺杂第一导电类型宽禁带半导体衬底9和所述金属化漏电极10自上而下依次层叠设置；