[发明专利]一种组合逻辑电路抗单粒子错误的选择性加固方法有效
| 申请号： | 201810145318.7 | 申请日： | 2018-02-12 |
| 公开（公告）号： | CN108320767B | 公开（公告）日： | 2020-07-28 |
| 发明（设计）人： | 王海滨;王杨圣;戴茜茜;孙洪文;刘小峰 | 申请（专利权）人： | 河海大学常州校区 |
| 主分类号： | G11C7/24 | 分类号： | G11C7/24;G11C11/4078;G11C11/412 |
| 代理公司： | 南京纵横知识产权代理有限公司 32224 | 代理人： | 董建林 |
| 地址： | 213022 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明旨在针对目前存在的软错误使组合逻辑电路的可靠性降低而现有解决软错误的方法带来的巨大功耗和面积消耗的问题，提供一种组合逻辑电路抗单粒子错误的选择性加固方法，包括步骤：拓扑排序处理；预先设置各输出端权重；计算错误传播概率：计算某一门产生错误传播到各输出端的错误传播概率一，错误传播概率一乘以相应的输出端权重得到错误传播概率二，取所有输出端得到的错误传播概率二中的最大值，即为所述门的错误传播概率；根据计算得到的各个门的错误传播概率，生成门错误传播概率排序表，根据需求的加固百分比选择相应数量的门进行加固，最后输出加固后的电路网表。本发明提高电路软错误可靠性的同时减小电路面积和功耗开销。 | ||
| 搜索关键词： | 一种 组合 逻辑电路 粒子 错误 选择性 加固 方法 | ||
【主权项】：
1.一种组合逻辑电路抗单粒子错误的选择性加固方法，其特征在于：包括以下步骤：1)拓扑排序处理：读取输入电路网表文件，得到电路连接关系，从表示电路连接关系的邻接矩阵中获得电路各门的拓扑序列，即获得电路中从输入端到输出端的所有门的顺序序列；2)预先设置各输出端权重；3)计算错误传播概率：计算某一门产生错误传播到各输出端的错误传播概率一，错误传播概率一乘以相应的输出端权重得到错误传播概率二，取所有输出端得到的错误传播概率二中的最大值，即为该门的错误传播概率；4)根据步骤3)计算得到的各个门的错误传播概率，生成所有门的错误传播概率排序表，根据需求的加固百分比，在错误传播概率排序表中选择相应数量的门进行加固，最后输出加固后的电路网表。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于河海大学常州校区，未经河海大学常州校区许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810145318.7/，转载请声明来源钻瓜专利网。
