[发明专利]准原子层蚀刻方法有效
申请号: | 201780062013.3 | 申请日: | 2017-09-06 |
公开(公告)号: | CN109804459B | 公开(公告)日: | 2023-08-04 |
发明(设计)人: | 红云·科特尔;安德鲁·W·梅斯 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/02;H01L21/3213;G03F7/20 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 蔡胜有;苏虹 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文中的技术包括蚀刻方法,该蚀刻方法逐渐地蚀刻材料层,类似于原子层蚀刻(ALE)的单层蚀刻,但不必需包括ALE的自限制、单层作用。这样的技术可以认为是准原子层蚀刻(Q‑ALE)。本文中的技术有益于例如在软掩模打开期间的精确蚀刻应用。本文中的技术能够将给定掩模图案精确地转移到下面的层中。通过仔细地控制在其时间周期内相对于聚合物辅助蚀刻的聚合物沉积,非常薄的共形聚合物层可以被活化并用于精确地蚀刻和转移期望的图案。 | ||
搜索关键词: | 原子 蚀刻 方法 | ||
【主权项】:
1.一种处理基底的方法,所述方法包括:接收具有工作表面的基底,所述工作表面具有形成在下面的层上使得部分所述下面的层未被覆盖的凹凸图案;执行共形膜沉积过程,所述共形膜沉积过程在所述基底上共形沉积聚合物膜,其中所述聚合物膜的厚度小于3纳米;执行活化蚀刻过程,所述活化蚀刻过程使用所述共形膜蚀刻所述下面的层,直到所述共形膜从所述下面的层的平行于所述工作表面的水平表面除去;以及使共形膜沉积和活化蚀刻循环进行的步骤,直到除去预定量的未被所述凹凸图案覆盖的所述下面的层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780062013.3/,转载请声明来源钻瓜专利网。
- 上一篇:使用PVD钌的方法与装置
- 下一篇:深宽比依赖性降低的选择性蚀刻的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造