[发明专利]用于存储和读取多个缓存行的装置和方法有效
| 申请号： | 201780040198.8 | 申请日： | 2017-05-31 |
| 公开（公告）号： | CN109416666B | 公开（公告）日： | 2023-02-28 |
| 发明（设计）人： | 阿里·赛迪;克什提·苏丹;安德鲁·约瑟夫·拉欣;安德烈亚斯·翰森;迈克尔·菲利普 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F12/0868 | 分类号： | G06F12/0868 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 林强 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 缓存行数据和元数据被压缩并被存储在第一存储器区域，并可选地被存储在第二存储器区域中，元数据包括地址标签。当压缩的数据全部适合在第一存储器区域中的主块内时，在单个存储器访问中获取数据和元数据两者。否则，溢出数据被存储在第二存储器区域中的溢出块中。例如，第一和第二存储器区域可以位于DRAM的同一行中，或者位于DRAM的不同区域中，并且可以被配置为能够使用标准DRAM组件。压缩和解压缩逻辑电路可以包括在存储器控制器中。 | ||
| 搜索关键词： | 用于 存储 读取 缓存 装置 方法 | ||
【主权项】：
1.一种用于存储多个缓存行的装置，其中，每个缓存行被配置为存储数据以及与所述数据相关联的元数据，并且其中，所述元数据包括地址标签，所述装置包括：第一存储器区域，包括多个行，所述多个行中的每个行包括一个或多个主块，并且每个主块的大小被设置为适于存储缓存行的数据；第一逻辑电路，被配置为：压缩第一缓存行的数据、或所述第一缓存行的数据和元数据两者，以生成压缩的数据块；当所述压缩的数据块适合主块时，将所述压缩的数据块存储在第一主块中；以及第二逻辑电路，被配置为：解压缩从第二主块获取的数据，以恢复与地址相关联的第二缓存行的数据和元数据；并且确定所述元数据的地址标签与所述地址是否匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780040198.8/，转载请声明来源钻瓜专利网。
