[发明专利]用于存储和读取多个缓存行的装置和方法

说明书

缓存行数据和元数据被压缩并被存储在第一存储器区域，并可选地被存储在第二存储器区域中，元数据包括地址标签。当压缩的数据全部适合在第一存储器区域中的主块内时，在单个存储器访问中获取数据和元数据两者。否则，溢出数据被存储在第二存储器区域中的溢出块中。例如，第一和第二存储器区域可以位于DRAM的同一行中，或者位于DRAM的不同区域中，并且可以被配置为能够使用标准DRAM组件。压缩和解压缩逻辑电路可以包括在存储器控制器中。

背景技术

缓存是用于在数据处理装置中临时存储数据的存储器。通常，缓存是较小的高速存储器，其存储来自备份存储设备的数据子集的副本。备份存储设备通常是更大、更慢的存储器或数据存储设备。缓存中的数据由缓存客户端(例如中央处理单元(CPU))使用。当经常使用的数据在缓存中可用时，CPU的性能得到增强，从而避免了与从备份存储设备读取数据相关的延迟。缓存中的每个条目包括数据本身以及与原始数据在备份存储设备中的位置相关联的标签、有效位以及可选地一个或多个状态位。除了数据本身之外，还通过存储标签、有效位和状态位的需要来确定缓存的大小。

对于大的缓存，要求大的标签存储空间。例如，对于大的片外DRAM缓存，标签存储空间要求通常可能超过实际能够被存储在片上SRAM中的标签存储空间。然而，将标签存储在DRAM中本身具有很大的延迟损失，因为需要从DRAM读取标签和数据，并且DRAM访问比SRAM访问慢得多。

附图说明

附图提供了视觉表示，其将用于更全面地描述各种代表性实施例，并且可以由本领域技术人员用来更好地理解所公开的代表性实施例及其固有优点。在这些附图中，相同的附图标记标识相应的元件：

图1是根据各种代表性实施例的数据处理系统的框图；

图2是存储器地址的图示；

图3是根据本公开的各种实施例的数据处理装置的框图；

图4是根据各种实施例的缓存行的图示；

图5是根据各种实施例的被配置为存储缓存的数据的DRAM的图示；

图6是根据各种实施例的存储在DRAM行中的单个缓存行的图示；

图7是根据各种实施例的存储在DRAM和溢出存储器区域中的缓存行的图示；

图8是根据各种实施例的到溢出数据区域中的位置的直接映射的图示；

图9是根据各种实施例的数据处理装置的框图；以及

图10是根据各种实施例的用于在DRAM缓存中缓存数据的方法的流程图。

具体实施方式

虽然本发明包含不同形式的实施例，但是在附图中示出并且将在本文中详细描述具体实施例，应理解本公开被认为是本发明的原理的示例而不旨在将本发明限制于所示和所描述的具体实施例。在下面的描述中，相同的附图标记用于描述附图的若干视图中的相同、相似或相应的部分。

在本文中，诸如第一和第二，顶部和底部等关系术语可以仅用于将一个实体或动作与另一个实体或动作区分开，而不需要或暗示这些实体或动作之间的任何实际的这种关系或顺序。术语“包括”、“包含”或其任何其他变体旨在涵盖非排他性的包含，使得包括元素的列表的过程、方法、物品或装置不仅包括这些元素，而且可以包括未明确列出的或者这种过程、方法、物品或装置固有的其他元素。在没有更多约束的情况下，前面有“包括…”的元素并不排除在包括该元素的过程、方法、物品或装置中存在另外的相同元素。

在本文中对“一个实施例”、“某些实施例”、“实施例”或类似术语的引用意指结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书中各个地方出现这些短语不一定都指同一实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合而没有限制。