[发明专利]具有可变分辨率的基于时间的延迟线模/数转换器有效
| 申请号： | 201780005126.X | 申请日： | 2017-04-12 |
| 公开（公告）号： | CN108432142B | 公开（公告）日： | 2023-04-11 |
| 发明（设计）人： | 布赖恩·克里斯;尼尔·多伊彻;托马斯·斯波赫拉 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10;H03M1/50;H03M1/18;H03M1/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 沈锦华 |
| 地址： | 美国亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例包含一种差分数字延迟线模/数转换器ADC，其包括包含串联耦合的延迟单元的差分数字延迟线，其中第一延迟线的延迟时间由所述ADC的第一输入控制，且第二延迟线的延迟时间由所述ADC的第二输入控制。所述ADC包含：一对旁通多路复用器，其耦合于所述串联耦合的延迟单元中的预定义节点位置处；锁存器，其各自与所述串联耦合的延迟单元耦合；转换器电路，其与所述多个锁存器耦合且经配置以将来自所述锁存器的数据转换成所述ADC的输出值；及逻辑电路，其经配置以取决于所述差分数字延迟线模/数转换器的选定分辨率而选择从所述串联耦合的延迟单元到所述锁存器的数据。 | ||
| 搜索关键词： | 具有 可变 分辨率 基于 时间 延迟线 转换器 | ||
【主权项】：
1.一种差分数字延迟线模/数转换器ADC，其包括：差分数字延迟线，其包括多个串联耦合的延迟单元，其中第一延迟线的延迟时间由所述ADC的输入端处的第一电压控制，且第二延迟线的延迟时间由所述ADC的所述输入端处的第二电压控制；第一对旁通多路复用器，其耦合于所述串联耦合的延迟单元中的预定义节点位置处；多个锁存器，其各自与所述串联耦合的延迟单元耦合；转换器电路，其与所述多个锁存器耦合且经配置以将来自所述锁存器的数据转换成所述ADC的输出值；及多个逻辑电路，其经配置以取决于所述差分数字延迟线模/数转换器的选定分辨率而选择从所述串联耦合的延迟单元到所述锁存器的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780005126.X/，转载请声明来源钻瓜专利网。
