[发明专利]具有数字延迟线模/数转换器及数字比较器的微控制器有效
| 申请号： | 201780005061.9 | 申请日： | 2017-04-12 |
| 公开（公告）号： | CN108432141B | 公开（公告）日： | 2023-04-11 |
| 发明（设计）人： | 布赖恩·克里斯 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10;H03M1/50;H03M1/18;H02M3/156;H03M1/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 沈锦华 |
| 地址： | 美国亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例包含一种微控制器，所述微控制器具有处理器核心、存储器及多个外围装置，所述外围装置包含差分数字延迟线模/数转换器ADC。所述ADC包含差分数字延迟线及电路，所述电路包括包含在所述差分数字延迟线中的经配置以生成表示输入的模/数转换的数据的一组延迟元件。所述微控制器还包含与所述ADC的输出及相关联寄存器耦合的数字比较器，其中所述数字比较器的至少一个输出经配置以直接控制所述多个外围装置中的另一外围装置。 | ||
| 搜索关键词： | 具有 数字 延迟线 转换器 比较 控制器 | ||
【主权项】：
1.一种微控制器，其包括：处理器核心；存储器；多个外围装置，其包含差分数字延迟线模/数转换器ADC，所述ADC包括：多个差分数字延迟线；及第一电路，其包括包含在所述差分数字延迟线中的经配置以生成表示输入的模/数转换的数据的一组延迟元件；及数字比较器，其与所述ADC的输出及相关联寄存器耦合，其中所述数字比较器的至少一个输出经配置以直接控制所述多个外围装置中的另一外围装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780005061.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种校正装置和方法
- 下一篇：具有可变分辨率的基于时间的延迟线模/数转换器
