[实用新型]一种基于倒阱工艺的功率MOSFET器件有效
| 申请号： | 201721631220.X | 申请日： | 2017-11-29 |
| 公开（公告）号： | CN208142188U | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 唐昭焕;杨发顺;马奎;林洁馨;傅兴华 | 申请（专利权）人： | 贵州大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06 |
| 代理公司： | 贵阳中新专利商标事务所 52100 | 代理人： | 吴无惧 |
| 地址： | 550025 贵州*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的上部二侧为源区；本实用新型一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。 | ||
| 搜索关键词： | 外延层 体区 功率MOSFET器件 功率VDMOS器件 本实用新型 衬底材料 阈值电压 平面型 覆盖 源区 | ||
【主权项】：
1.一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，其特征在于：所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；轻掺杂第一导电类型第一外延层(201)位于第一外延层和第二外延层之间；所述衬底材料覆盖在漏极金属层（501）上；所述衬底材料为重掺杂第一导电类型衬底材料（101）；第一外延层为轻掺杂第一导电类型第一外延层（201）；第二外延层为轻掺杂第一导电类型第二外延层（301）；重掺杂第一导电类型衬底材料（101）覆盖于漏极金属层（501）之上；所述轻掺杂第一导电类型第一外延层（201）覆盖于重掺杂第一导电类型衬底材料（101）之上；所述轻掺杂第一导电类型第二外延层（301）覆盖于轻掺杂第一导电类型第一外延层（201）之上；轻掺杂第一导电类型第一外延层(201)的厚度d1为传统VDMOS器件外延层厚度D减去氧化工艺消耗部分D1、第二导电类型体区(3022)结深D2的厚度，即：d1＝D‑D1‑D2；轻掺杂第一导电类型第一外延层(201)是均匀掺杂或是从重掺杂第一导电类型衬底材料（101）上表面到轻掺杂第一导电类型第一外延层（201）上表面的缓变掺杂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州大学，未经贵州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721631220.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构
- 下一篇：一种沟槽MOS肖特基势垒二极管版图结构
- 同类专利
- 专利分类
