[实用新型]一种基于倒阱工艺的功率MOSFET器件

说明书

本实用新型公开了一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；体区位于第一外延层和第二外延层之间；体区的上部二侧为源区；本实用新型一方面增加了体区的结面积，从而最大限度地提升了功率VDMOS器件的EAS，且可以保持器件的阈值电压基本不变；具有实现简单、可靠性高的优点；解决了现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。

技术领域

本实用新型涉及半导体功率器件领域，尤其涉及一种基于倒阱工艺的功率MOSFET器件。

背景技术

垂直双扩散功率MOSFET（VDMOS：Vertical Double-diffusion Metal OxideSemiconductor）器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于各种电子系统的电源模块，起着功率变换或功率转换的作用，是功率集成电路及功率集成系统的核心元器件之一。

对于功率VDMOS器件，应用者最关注的无疑是器件的可靠性，特别是当VDMOS器件在高频开关（如开关电源模块）和汽车电子领域应用时，UIS（Unclamped InductiveSwitching）特性通常用来描述功率MOSFET在雪崩击穿下负载能量的能力，其量化后的特性可通过EAS(Energy Avalanche Stress)来表征，所以EAS是反映功率MOSFET器件可靠性的一个重要指标，器件的EAS越大，抗雪崩击穿越强，可靠性越高。针对传统平面型VDMOS器件，其体区杂质浓度分布的峰值一般在体区结深（Xj）的1/4位置，在体区底部杂质浓度较低，当器件带感性负载且工作在开关状态时，存在寄生三极管易于触发、雪崩击穿能量低的不足，EAS低是制约传统平面型VDMOS器件在高频开关应用的技术瓶颈之一。

传统平面型VDMOS器件结构如图1所示，体区杂质浓度分布如图2所示。传统平面型VDMOS器件的体区通过高能离子注入或表面扩散掺杂并结合一定的高温推结工艺形成，由于扩散源是由器件的表面至上而下进行掺杂，其杂质浓度分布的峰值距离体区的上表面较近，通常在体区结深（Xj）的1/4位置，而体区底部及底部位置杂质浓度较低，造成由源区、体区、外延层形成的寄生三极管基区电阻较大，易于触发，从而造成EAS较低，在带感性负载的功率电子系统应用中，容易造成器件烧毁，存在严重的可靠性问题。在常规提升功率VDMOS器件EAS的措施中，一般通过提高体区掺杂浓度或增加体区的结面积来进行改善，但提高体区掺杂浓度会造成器件阈值电压变大；增加结面积会造成器件终端面积的增加，其改善空间均不大。

由此可见，平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小的技术问题。

实用新型内容

本实用新型要解决的技术问题是：提供一种基于倒阱工艺的功率MOSFET器件，以解决现有技术平面型功率VDMOS器件存在EAS低、已公开技术提高EAS空间小等技术问题。

本实用新型的技术方案是：

一种基于倒阱工艺的功率MOSFET器件，它包括衬底材料，其特征在于：所述衬底材料上覆盖有第一外延层；第一外延层上覆盖有第二外延层；轻掺杂第一导电类型第一外延层位于第一外延层和第二外延层之间。

所述衬底材料覆盖在漏极金属层上；所述衬底材料为重掺杂第一导电类型衬底材料；第一外延层为轻掺杂第一导电类型第一外延层；第二外延层为轻掺杂第一导电类型第二外延层；重掺杂第一导电类型衬底材料覆盖于漏极金属层之上；所述轻掺杂第一导电类型第一外延层覆盖于重掺杂第一导电类型衬底材料之上；所述轻掺杂第一导电类型第二外延层覆盖于轻掺杂第一导电类型第一外延层之上。