[实用新型]集成电路有效

专利信息
申请号: 201721107994.2 申请日: 2017-08-31
公开(公告)号: CN207966973U 公开(公告)日: 2018-10-12
发明(设计)人: B·弗罗门特;S·尼埃尔;A·雷尼耶;A·马扎基 申请(专利权)人: 意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司
主分类号: H01L23/64 分类号: H01L23/64;H01L27/02
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;董典红
地址: 法国*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及集成电路。集成电路包括具有电隔离的半导体阱的半导体衬底。上部沟槽隔离件从半导体阱的正面延伸到距离阱的底部一定距离的深度。两个附加隔离区域与半导体阱电绝缘,并且沿第一方向在半导体阱的内部延伸,并且从半导体阱的正面垂直延伸到半导体阱的底部。至少一个经包围的电阻区域由两个附加隔离区、上部沟槽隔离件和半导体阱的底部来界定。电接触件被电耦合到经包围的电阻区域。由此通过引入附加隔离区,允许减小电阻区域的横截面的面积,并因此允许增加集成电路的电阻器的电阻,同时减小由此占用的空间。
搜索关键词: 半导体阱 集成电路 电阻区域 沟槽隔离 隔离区 减小 包围 电接触件 隔离区域 内部延伸 正面垂直 电隔离 电绝缘 电阻器 电耦合 延伸 衬底 电阻 界定 半导体 占用 引入 申请
【主权项】:
1.一种集成电路,其特征在于,包括:半导体衬底;具有第一导电类型的半导体阱,通过隔离区域与所述半导体衬底电隔离;上部沟槽隔离件,从所述半导体阱的正表面延伸到距离所述半导体阱的底部一定距离的深度;至少两个附加隔离区,与所述半导体阱电绝缘,并且在所述半导体阱的内部沿第一方向延伸,并且从所述阱的所述正表面垂直延伸到所述阱的所述底部;至少一个经包围的电阻区域,由所述至少两个附加隔离区、所述上部沟槽隔离件和所述隔离区域界定;以及至少两个接触区,被定位成与所述半导体阱的所述正表面齐平,并且被电耦合到所述至少一个经包围的电阻区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司,未经意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201721107994.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top