[实用新型]高速串行接口的高速数据采集系统有效
| 申请号： | 201720421843.8 | 申请日： | 2017-04-21 |
| 公开（公告）号： | CN206849009U | 公开（公告）日： | 2018-01-05 |
| 发明（设计）人： | 邱春玲;杨佳祥;韩醒之;李腾飞 | 申请（专利权）人： | 吉林大学 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 长春吉大专利代理有限责任公司22201 | 代理人： | 王立文 |
| 地址： | 130012 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种高速串行接口的高速数据采集系统，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成。以高速ADC芯片作为转换器解决了解决TDC动态范围窄，测量大的离子电流发生偏移及叠加次数多且当每次瞬态产生多种质量的离子时，系统的动态范围受到严重制约等问题，以及解决了传统ADC采样LVDS接口进行数据传输时，速率低且系统存储能力差等问题。该系统都是高速串行接口，高速ADC转换芯片的数据输出接口为专用高速串行接口JESD204B，FPGA内部嵌入GTX高速串行收发器模块，采用PCIE×8总线通信方式与上位机进行高速传输。采样率高，数据传输率高，数据存储能力强。适合用于飞行时间二次离子质谱仪。 | ||
| 搜索关键词： | 高速 串行 接口 数据 采集 系统 | ||
【主权项】：
一种高速串行接口的高速数据采集系统，其特征在于，是由数据采集转换单元经FPGA控制单元和PCIE总线通信单元与上位机连接，FPGA控制单元与数据存储单元连接构成；所述的数据采集转换单元是由高速ADC芯片分别与信号调理电路和脉冲发生器连接构成；所述的FPGA控制单元是由高速串行收发器模块Ⅰ经数据缓存模块与高速串行收发器模块Ⅱ连接，ADC控制模块经数据缓存控制模块与数据缓存模块连接，DDR3SODIM控制模块分别与数据缓存控制模块和总线控制模块连接构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林大学，未经吉林大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201720421843.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种多功能集线器
- 下一篇：一种PC/ABS/PPET共聚酯合金及其制备方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
