[发明专利]一种三层芯片集成方法在审
| 申请号： | 201711378869.X | 申请日： | 2017-12-19 |
| 公开（公告）号： | CN108063097A | 公开（公告）日： | 2018-05-22 |
| 发明（设计）人： | 曹静;胡胜 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种三层芯片集成方法，其中，提供一具有第一金属互连层的第一衬底、一具有第二金属互连层的第二衬底和一具有第三金属互连层的第三衬底，包括以下步骤：第一衬底的第一键合面和第二衬底的第二键合面相对设置后进行混合键合；对第二衬底减薄第一预定厚度；在第二衬底中对应第二金属互连层的位置进行第一金属线的引出，引出第一金属线的面作为第四键合面；对第二衬底的第四键合面和第三衬底的第三键合面进行混合键合；对第三衬底减薄第二预定厚度；于第三衬底中对应第三金属互连层的位置进行第二金属线的引出，并于第三衬底表面形成一SiN层；有益效果：可以实现三层芯片集成，从而提高器件性能和集成度。 | ||
| 搜索关键词： | 一种 三层 芯片 集成 方法 | ||
【主权项】：
1.一种三层芯片集成方法，其特征在于，提供一具有第一金属互连层的第一衬底、一具有第二金属互连层的第二衬底和一具有第三金属互连层的第三衬底，包括以下步骤：步骤S1，所述第一衬底的第一键合面和所述第二衬底的第二键合面相对设置后进行混合键合；步骤S2，对所述第二衬底减薄第一预定厚度；步骤S3，在所述第二衬底中对应所述第二金属互连层的位置进行第一金属线的引出，引出所述第一金属线的面作为第四键合面；步骤S4，对所述第二衬底的所述第四键合面和所述第三衬底的第三键合面进行混合键合；步骤S5，对所述第三衬底减薄第二预定厚度；步骤S6，于所述第三衬底中对应所述第三金属互连层的位置进行第二金属线的引出，并于所述第三衬底表面形成一SiN层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711378869.X/，转载请声明来源钻瓜专利网。
- 上一篇：宽台面剪板机前送料装置
- 下一篇：一种梨树嫁接处理后期专用营养液
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
