[发明专利]基于SiGe的PMOS器件及其制备方法在审
| 申请号： | 201711241015.7 | 申请日： | 2017-11-30 |
| 公开（公告）号： | CN107978529A | 公开（公告）日： | 2018-05-01 |
| 发明（设计）人： | 左瑜 | 申请（专利权）人： | 西安科锐盛创新科技有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/06;H01L29/161;H01L29/78 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙)61230 | 代理人： | 黄晶晶 |
| 地址： | 710065 陕西省西安市高新区高新路86号*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于SiGe的PMOS器件及其制备方法，该制备方法包括(a)选取单晶Si衬底；(b)在所述Si衬底表面淀积Si1‑xGex外延层；(c)利用激光再晶化工艺晶化所述Si1‑xGex外延层；(d)在晶化后的所述Si1‑xGex外延层表面淀积N型Si1‑xGex沟道层；(e)在所述N型Si1‑xGex沟道层表面制备PMOS的栅极；(f)在所述N型Si1‑xGex沟道层进行离子注入以制备PMOS源区和漏区；(g)制备PMOS源区和漏区接触孔，并淀积金属W形成源漏接触；(h)在整个器件表面淀积钝化层形成所述PMOS器件。本发明提供的基于SiGe的PMOS器件及其制备方法，可有效降低Si1‑xGex外延层与Si衬底的位错密度和表面粗糙度，且制备工艺均与现有Si工艺兼容，在工艺制造、减小体积和降低成本方面具有十分明显的优势。 | ||
| 搜索关键词： | 基于 sige pmos 器件 及其 制备 方法 | ||
【主权项】：
一种基于SiGe的PMOS器件的制备方法，其特征在于，包括：(a)选取单晶Si衬底；(b)在所述Si衬底表面淀积Si1‑xGex外延层；(c)利用激光再晶化工艺晶化所述Si1‑xGex外延层；(d)在晶化后的所述Si1‑xGex外延层表面淀积N型Si1‑xGex沟道层；(e)在所述N型Si1‑xGex沟道层表面制备PMOS的栅极；(f)在所述N型Si1‑xGex沟道层进行离子注入以制备PMOS源区和漏区；(g)制备PMOS源区和漏区接触孔，并淀积金属W形成源漏接触；(h)在整个器件表面淀积钝化层形成所述PMOS器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司，未经西安科锐盛创新科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711241015.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
