[发明专利]基于SiGe的PMOS器件及其制备方法

说明书

技术领域

本发明属半导体器件技术领域，特别涉及一种基于SiGe的PMOS器件及其制备方法。

背景技术

自从集成电路问世以来，一直以摩尔定律向前高速发展，一块集成电路上可容纳的晶体管数目每18个月增加一倍，性能提升一倍，但价格降低一半。目前，摩尔定律仍然发挥着作用，指导集成电路向前发展。然而随着微电子技术的快速发展，器件特征尺寸不断缩小，电路速度不断加快，静态漏电，短沟道效应、迁移率退化、功率密度增大等物理极限使器件性能不断恶化，集成电路逐渐趋近其物理和工艺极限，传统硅基器件和工艺逐渐显示出其缺陷与不足，使得摩尔定律无法继续发展下去。

在目前的工艺水平下，要继续维持摩尔定律发展，必须研究新材料，新器件，从而延续摩尔定律。而集成电路中主要采取互补的CMOS结构，这种结构中主要影响面积和速度的器件是PMOS，因此，必须采取一种新的沟道材料作为PMOS器件沟道，提升其迁移率，从而提升集成电路的速度，减小电路面积。

因此。选用何种材料以及采用何种工艺以制备高性能的PMOS器件变的越来越重要。

发明内容

为了提高PMOS器件的性能，本发明提供了一种基于SiGe的PMOS器件及其制备方法；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种基于SiGe的PMOS器件的制备方法，包括：

(a)选取单晶Si衬底；

(b)在所述Si衬底表面淀积Si_1-xGe_x外延层；

(c)利用激光再晶化工艺晶化所述Si_1-xGe_x外延层；

(d)在晶化后的所述Si_1-xGe_x外延层表面淀积N型Si_1-xGe_x沟道层；

(e)在所述N型Si_1-xGe_x沟道层表面制备PMOS的栅极；

(f)在所述N型Si_1-xGe_x沟道层进行离子注入以制备PMOS源区和漏区；

(g)制备PMOS源区和漏区接触孔，并淀积金属W形成源漏接触；

(h)在整个器件表面淀积钝化层形成所述PMOS器件。

在本发明的一个实施例中，步骤(b)包括：

在400℃～500℃温度下，利用磁控溅射方法，以纯度为99.999％本征Si_1-xGe_x为靶材料，在所述Si衬底表面淀积厚度为450～500nm的所述Si_1-xGe_x外延层。

在本发明的一个实施例中，所述Si_1-xGe_x外延层中x取值范围为0.8～0.9。

在本发明的一个实施例中，在步骤(c)之前，还包括：

在所述Si_1-xGe_x外延层表面淀积SiO₂保护层；

相应地，在步骤(c)之后，还包括：

刻蚀所述SiO₂保护层；其中，所述SiO₂保护层的厚度为100nm～160nm。

在本发明的一个实施例中，步骤(c)包括：

(c1)将包括所述Si衬底、所述Si_1-xGe_x外延层、所述SiO₂保护层的整个衬底材料加热至600℃～650℃；

(c2)连续激光扫描所述整个衬底材料，所述激光扫描的参数为：激光功率密度为2.85kW/cm²，激光波长为795nm，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s；

(c3)自然冷却所述整个衬底材料。

在本发明的一个实施例中，步骤(d)包括：

在500～600℃温度下，利用CVD外延工艺，在晶化后的所述Si_1-xGe_x外延层表面淀积厚度为900～950nm的所述N型Si_1-xGe_x沟道层。

在本发明的一个实施例中，步骤(e)包括：