[发明专利]一种基于FPGA的浮点数对数函数实现方法在审
| 申请号： | 201711189101.8 | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN108170402A | 公开（公告）日： | 2018-06-15 |
| 发明（设计）人： | 张柯;王嵚峰;刘志凯;梁成华;王冬;马刚;魏涛涛;崔兰 | 申请（专利权）人： | 中核控制系统工程有限公司 |
| 主分类号： | G06F7/483 | 分类号： | G06F7/483;G06F7/556 |
| 代理公司： | 核工业专利中心 11007 | 代理人： | 吕岩甲 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于工业控制技术领域，具体涉及一种基于FPGA的浮点数对数函数实现方法。对于任意一个求以a为底X的对数，a为已知参数，X为输入，利用换底公式将任意对数化为以2为底的对数；求log2X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(‑1)S×(1.M)×2e，其中e＝E‑127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；假定log2(1.M)＝L，则1.M＝2L，通过两边不断求平方，逐步求出所有的L值；通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。直接采用对浮点数求对数函数，运算步骤简单。运算过程不需要定点数和浮点数的相互转化，运算周期短，相应时间快。 1 | ||
| 搜索关键词： | 浮点数 对数函数 工业控制技术 尾数 已知参数 运算步骤 运算过程 运算周期 定点数 符号位 规格化 阶码 转化 两边 | ||
【主权项】：
1.一种基于FPGA的浮点数对数函数实现方法，其特征在于：包括以下步骤：
第一步：对于任意一个求以a为底X的对数，a为已知参数，X为输入，首先利用换底公式将任意对数化为以2为底的对数；只需求出log2X，然后用浮点数除法可得结果；换底公式：logax＝log2X/log2a；
第二步：求log2X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(‑1)S×(1.M)×2e，其中e＝E‑127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；只需求出log2(1.M)；
第三步：求log2(1.M)：假定log2(1.M)＝L，则1.M＝2L，通过两边不断求平方，逐步求出所有的L值；
第四步：通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中核控制系统工程有限公司，未经中核控制系统工程有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711189101.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于人脸识别的音频播放系统
- 下一篇：数据筛选方法和装置
