[发明专利]一种基于FPGA的浮点数对数函数实现方法

说明书

本发明属于工业控制技术领域，具体涉及一种基于FPGA的浮点数对数函数实现方法。对于任意一个求以a为底X的对数，a为已知参数，X为输入，利用换底公式将任意对数化为以2为底的对数；求log2^X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(‑1)^S×(1.M)×2^e，其中e＝E‑127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；假定log₂^(1.M)＝L，则1.M＝2^L，通过两边不断求平方，逐步求出所有的L值；通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。直接采用对浮点数求对数函数，运算步骤简单。运算过程不需要定点数和浮点数的相互转化，运算周期短，相应时间快。

技术领域

本发明属于工业控制技术领域，具体涉及一种基于FPGA的浮点数对数函数实现方法。

背景技术

数字化仪控系统，是核电站的控制中枢。因其效率高，故障率低，易维护等优势，采用数字化仪控系统已经成为国内外核电发展的趋势。FPGA具有可靠性高，速度快，设计简化，可反复编程，能够降低设备复杂性等特点，因此在核电仪控数字化升级改造过程中得到了广泛应用。

数字化表控制系统的数学模型中需要用到大量的算法，运算数据量大、逻辑功能复杂、算法种类多，包含逻辑运算、浮点数学运算、时间运算等基础运算。这些计算用FPGA等硬件平台实现比较困难，而其中对浮点数求对数函数实现方式比较少，计算过程复杂。

目前浮点数求对数函数在FPGA平台实现主要采用cordic方式，实现定点数对数函数的运算，然后在将结果转化为浮点数，计算步骤较多，并且需要定点数转化为浮点数，运算时间长。

发明内容

本发明的目的在于提供一种基于FPGA的浮点数对数函数实现方法，具有可靠性高、算法执行效率高、应用灵活等特点，克服了传统浮点数求对数函数的硬件实现中的缺点，提高了响应速度。

为达到上述目的，本发明所采取的技术方案为：

一种基于FPGA的浮点数对数函数实现方法，包括以下步骤：

第一步：对于任意一个求以a为底X的对数，a为已知参数，X为输入，首先利用换底公式将任意对数化为以2为底的对数；只需求出log2^X，然后用浮点数除法可得结果；换底公式：loga^x＝log2^X/log2^a；

第二步：求log2^X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(-1)^S×(1.M)×2^e，其中e＝E-127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；只需求出log₂⁽¹.^M)；

第三步：求log₂⁽¹.^M)：假定log₂⁽¹.^M)＝L，则1.M＝2^L，通过两边不断求平方，逐步求出所有的L值；

第四步：通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。

本发明所取得的有益效果为：

直接采用对浮点数求对数函数，运算步骤简单。运算过程不需要定点数和浮点数的相互转化，运算周期短，相应时间快。

附图说明