[发明专利]一种深孔刻蚀底部硅衬底形貌的量测表征方法有效
| 申请号： | 201711182130.1 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN107968058B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 肖为引;王猛;刘隆冬;苏恒;朱喜峰 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L27/11524;H01L27/1157;H01L27/11551;H01L27/11578 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种深孔刻蚀底部硅衬底形貌的量测表征方法，所述方法包括：提供一包括在硅衬底上形成氧化物‑氮化硅‑氧化物堆叠结构以及上面的硬掩膜衬底堆叠结构试验片；通过硬掩膜刻蚀、沟道孔刻蚀、干法去胶和湿法清洗工艺来刻蚀沟道孔，再通过湿法刻蚀，清除衬底上面所有的堆叠结构，但不损伤衬底，保留衬底上的刻蚀形貌；采用扫描电镜量测机台量测表征硅衬底全貌。本发明方法测量结果精确度高，且测量范围广、速度快，同时能在更宽的视野下观察沟道孔底部是否存在刻蚀不足或不均匀的情况，为后续沟道孔刻蚀工艺的持续改进提供了更准确有效的参考信息。 | ||
| 搜索关键词： | 一种 刻蚀 底部 衬底 形貌 表征 方法 | ||
【主权项】：
一种深孔刻蚀底部硅衬底形貌的量测表征方法，其特征在于，所述方法包括：提供一衬底堆叠结构试验片，具体的，所述衬底堆叠结构包括在硅衬底上形成氧化物‑氮化硅‑氧化物(ONO)堆叠结构以及上面的硬掩膜(HM)；刻蚀沟道孔，具体包括硬掩膜(HMO)刻蚀、沟道孔刻蚀、干法去胶(Asher)和湿法清洗(WET clean)；清除ONO堆叠结构，具体为通过湿法刻蚀，清除衬底上面所有的堆叠结构，但不损伤衬底，保留衬底上的刻蚀形貌；硅衬底形貌的量测表征，采用扫描电镜(CD‑SEM)量测机台量测硅衬底全貌。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711182130.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种晶圆的重测方法
- 下一篇：一种全自动二极管组装装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
