[发明专利]层叠芯片的制造方法有效
| 申请号： | 201710945668.7 | 申请日： | 2017-10-12 |
| 公开（公告）号： | CN107958848B | 公开（公告）日： | 2023-07-07 |
| 发明（设计）人： | 中村胜 | 申请（专利权）人： | 株式会社迪思科 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L21/78;H01L21/50 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 于靖帅;乔婉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供层叠芯片的制造方法，能够制造出与规定的厚度一致的层叠芯片。一种层叠芯片的制造方法，该层叠芯片由多个芯片层叠而成，其中，该层叠芯片的制造方法包含如下步骤：芯片形成步骤，对晶片的背面进行磨削而使晶片变薄，将晶片分割成多个芯片；测量步骤，对通过芯片形成步骤而得到的各芯片的厚度进行测量；以及芯片层叠步骤，根据通过测量步骤测量出的各芯片的厚度来选择要层叠的多个芯片而进行层叠，以便在层叠了多个芯片时成为规定的厚度。 | ||
| 搜索关键词： | 层叠 芯片 制造 方法 | ||
【主权项】：
一种层叠芯片的制造方法，所述层叠芯片由多个芯片层叠而成，该层叠芯片的制造方法的特征在于，具有如下的步骤：芯片形成步骤，对晶片的背面进行磨削而使晶片变薄，将晶片分割成多个芯片；测量步骤，对通过该芯片形成步骤而得到的各芯片的厚度进行测量；以及芯片层叠步骤，根据通过该测量步骤测量出的各芯片的厚度来选择要层叠的多个芯片而进行层叠，以便在层叠了多个芯片时成为规定的厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社迪思科，未经株式会社迪思科许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710945668.7/，转载请声明来源钻瓜专利网。
- 上一篇：检查用晶片和检查用晶片的使用方法
- 下一篇：无阻挡层金属层功率器件I
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
