[发明专利]一种基于FPGA的CRC并行运算IP核

摘要

本发明公开了一种基于FPGA的CRC并行运算IP核，包括CRC位宽自动识别模块、refin配置模块、特征矩阵生成模块、CRC生成运算模块、CRC检查运算模块、refout/xorout配置模块；CRC位宽自动识别模块识别输入的生成多项式的位宽，特征矩阵计算模块采用矩阵列变换的方式实现特征矩阵n次方的运算，CRC生成运算模块和CRC检查运算模块会根据得到的特征矩阵、CRC位宽、并行计算位宽来进行CRC生成和CRC检查相关的计算。本发明适用于8bit、16bit、32bit的CRC位宽，任意生成多项式，以及8bit、16bit、32bit并行运算位宽的CRC计算。

主权项

1.一种基于FPGA的CRC并行运算IP核，其特征在于，包括：CRC位宽自动识别模块，读入生成多项式对应的二进制数，根据二进制数的首位为1所在的位置识别出待计算的CRC码的位数；refin配置模块，选择不同的功能模式：CRC生成模式和CRC检查模式；特征矩阵生成模块，以模2运算方法计算32阶特征矩阵H_32×32的n次方，其中n取CRC位宽和并行运算位宽中较小的数，并将矩阵运算结果传输给其他模块进行后续运算；CRC生成运算模块，实现8bit、16bit、32bit CRC位宽和8bit、16bit、32bit并行运算位宽之间任意组合的CRC校验码的计算；refout、xorout配置模块，选择不同的功能模式：CRC生成模式和CRC检查模式；CRC检查运算模块，判断8bit、16bit、32bit CRC位宽和8bit、16bit、32bit并行运算位宽之间任意组合的CRC校验码与数据是否匹配；所述CRC校验码的计算具体为：根据位宽自动识别模块输入的CRC位宽和输入的并行运算位宽，判定采用对应的运算公式，将refin配置模块输入的数据经过对应的公式运算，生成初步的CRC_1，输出给refout、xorout配置模块；所述特征矩阵生成模块计算32阶特征矩阵H的n次方，采用的是矩阵列变换的方式，即矩阵A乘矩阵B，等同于按照矩阵B的元素特点对矩阵A进行列变换，并且本模块结合特征矩阵H内第2‑31列包含单位矩阵的特点，将右乘H的矩阵运算采用2‑31列右移取代列变换的操作方法。