[发明专利]一种栅极结构的制备方法在审
| 申请号: | 201710766388.X | 申请日: | 2017-08-30 | 
| 公开(公告)号: | CN107579046A | 公开(公告)日: | 2018-01-12 | 
| 发明(设计)人: | 陆连;孟祥国;李全波 | 申请(专利权)人: | 上海华力微电子有限公司 | 
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234 | 
| 代理公司: | 上海申新律师事务所31272 | 代理人: | 俞涤炯 | 
| 地址: | 201203 上海市浦*** | 国省代码: | 上海;31 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | 本发明涉及半导体技术领域,尤其涉及一种栅极结构的制备方法,包括提供一基板,并于基板上形成一复合结构;刻蚀第一多晶硅层和第二多晶硅层的暴露出的上表面一预设厚度;于第一多晶硅层和第二多晶硅层刻蚀后暴露出的上表面及侧壁上覆盖一防护层;刻蚀覆盖有防护层的第一多晶硅层和第二多晶硅层的上表面以将第一多晶硅层和第二多晶硅层的连接隔断,形成相互独立的一第一栅极和一第二栅极;能够对栅极结构的多晶硅暴露的表面进行保护,从而避免多晶硅掺杂类型不同在多晶硅表面产生过刻蚀的缺陷,以提高MOS器件的性能。 | ||
| 搜索关键词: | 一种 栅极 结构 制备 方法 | ||
【主权项】:
                一种栅极结构的制备方法,其特征在于,包括:步骤S1,提供一基板,并于所述基板上形成一复合结构,所述复合结构包括水平排列的第一掺杂类型的一第一多晶硅层和第二掺杂类型的一第二多晶硅层,位于所述第一多晶硅层上未完全覆盖的第一栅极保护层,以及位于所述第二多晶硅层上未完全覆盖的第二栅极保护层;步骤S2,刻蚀所述第一多晶硅层和所述第二多晶硅层暴露出的上表面一预设厚度;步骤S3,于所述第一多晶硅层和所述第二多晶硅层刻蚀后暴露出的上表面及侧壁上覆盖一防护层;步骤S4,刻蚀覆盖有所述防护层的所述第一多晶硅层和所述第二多晶硅层的上表面以将所述第一多晶硅层和所述第二多晶硅层的连接隔断,形成相互独立的一第一栅极和一第二栅极。
            
                    下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
                
                
            该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710766388.X/,转载请声明来源钻瓜专利网。
- 上一篇:晶圆切割方法
 - 下一篇:曲面基板的高可靠互连结构
 
- 同类专利
 
- 专利分类
 
                    H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
                
            H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





