[发明专利]3D存储器的蚀刻方法有效
| 申请号: | 201710761489.8 | 申请日: | 2017-08-30 |
| 公开(公告)号: | CN107731844B | 公开(公告)日: | 2020-02-14 |
| 发明(设计)人: | 洪培真;刘藩东;华文宇;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
| 主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11578;H01L21/28 |
| 代理公司: | 11619 北京辰权知识产权代理有限公司 | 代理人: | 董李欣 |
| 地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供了一种3D存储器的蚀刻方法,该方法包括以SiON层形成硬掩膜,利用该硬掩模先刻蚀形成顶部选择栅极层沟槽、台阶结构,沉积第二氧化硅层,沉积层间介质层,随后采用化学机械抛光工艺进行表面平坦化,去除SiON层后进行沟道通孔蚀刻,形成多个沟道通孔。本方法由于将形成台阶的掩模和形成顶部选择栅极线(TSG)的掩模合并为一个掩模,使得初始台阶层的刻蚀和顶部选择栅极线(TSG)沟槽的刻蚀以同一个硬掩膜、在同一个步骤中实现,实现了台阶刻蚀和顶部选择栅极沟槽刻蚀的对准,并且提高了套刻精度,避免了不必要的误差。 | ||
| 搜索关键词: | 存储器 蚀刻 方法 | ||
【主权项】:
1.一种3D存储器的蚀刻方法,该方法包括:/n提供一半导体衬底,在半导体衬底上沉积第一氧化硅/氮化硅堆叠层,在堆叠层顶部利用原位水汽生成工艺形成SiON层;/n以SiON层形成硬掩膜,使得该硬掩膜具有对应顶部选择栅极层的沟槽的图案,利用该硬掩模先刻蚀形成顶部选择栅极层沟槽;/n使得该硬掩膜具有对应于台阶结构的掩模图案,利用该硬掩模刻蚀形成台阶结构,最终台阶结构的顶层为部分未蚀刻的硬掩膜层图案;/n对顶部选择栅极层的沟槽和台阶区域沉积第二氧化硅层,所述第二氧化硅层填补刻蚀的顶部选择栅极层的沟槽内部,并覆盖台阶表面;/n在整个器件之上形成层间介质层,随后采用化学机械抛光工艺进行表面平坦化直至暴露SiON层;/n去除SiON层;/n进行沟道通孔蚀刻,形成多个沟道通孔。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710761489.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





