[发明专利]3D存储器的蚀刻方法

说明书

本发明提供了一种3D存储器的蚀刻方法，该方法包括以SiON层形成硬掩膜，利用该硬掩模先刻蚀形成顶部选择栅极层沟槽、台阶结构，沉积第二氧化硅层，沉积层间介质层，随后采用化学机械抛光工艺进行表面平坦化，去除SiON层后进行沟道通孔蚀刻，形成多个沟道通孔。本方法由于将形成台阶的掩模和形成顶部选择栅极线(TSG)的掩模合并为一个掩模，使得初始台阶层的刻蚀和顶部选择栅极线(TSG)沟槽的刻蚀以同一个硬掩膜、在同一个步骤中实现，实现了台阶刻蚀和顶部选择栅极沟槽刻蚀的对准，并且提高了套刻精度，避免了不必要的误差。

技术领域

本发明涉及一种3D存储器的蚀刻方法。

背景技术

3D NAND存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层数据单元的堆叠。3D NAND闪存克服了平面NAND闪存的实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

在3D NAND存储器的制作中，曝光转移到基底上的工艺过程，是其核心步骤，半导体制造中一系列复杂而耗时的蚀刻工艺主要是由相应的曝光机来完成，而其中线宽、套刻(overlay)精度和产量这三个是蚀刻技术发展的重要指标。

现有技术的台阶制作工艺和顶部选择栅极沟槽的制备方法如图1-4所示，包括：图1所示为提供半导体衬底(1)，在半导体衬底(1)上沉积氧化物/氮化物堆叠层，并在堆叠层顶部形成SiON层(4)，作为硬掩膜层，通过层层刻蚀，从初始台阶(staircase stack 0，简称SS0)层蚀刻形成阶梯式堆叠层；图2所示为在核心区域上形成层间电介质层(interleveldielectric，简称ILDC)，通过氧化物沉积形成与栅极层(4)高度齐平且覆盖整个阶梯型蚀刻表面的沉积区域，即层间电介质层(5)，并采用化学机械抛光(CMP)工艺进行表面平坦化；图3所示为蚀刻除去SiON层(4)，并采用化学机械抛光工艺进行表面平坦化；图4所示为进行沟道蚀刻，形成顶部栅极层沟槽(6)。

上述工艺存在的问题是，在台阶和顶部选择栅极沟槽的蚀刻工艺中，不能直接检查掩膜对准和套刻精度，使得台阶刻蚀和顶部选择栅极层沟槽刻蚀容易出现套刻偏差。如何检测并尽可能的避免台阶刻蚀和顶部选择栅极层沟槽的对准问题和套刻偏差问题，是目前需要解决的技术难题。

发明内容

本发明的目的是通过以下技术方案实现的。

针对上述存在的问题，本发明提供了一种3D存储器的蚀刻方法，该方法包括：

提供一半导体衬底，在半导体衬底上沉积第一氧化硅/氮化硅堆叠层，在堆叠层顶部形成SiON层；

以SiON层形成硬掩膜，使得该硬掩膜具有对应顶部选择栅极层的沟槽的图案，利用该硬掩模先刻蚀形成顶部选择栅极层沟槽；

使得该硬掩膜具有对应于台阶结构的掩模图案，利用该硬掩模刻蚀形成台阶结构，最终台阶结构的顶层为部分未蚀刻的硬掩膜层图案；

对顶部选择栅极层的沟槽和台阶区域沉积第二氧化硅层，所述第二氧化硅层填补刻蚀的顶部选择栅极层的沟槽内部，并覆盖台阶表面；

在整个器件之上形成层间介质层，随后采用化学机械抛光工艺进行表面平坦化直至暴露SiON层；

去除SiON层；

进行沟道通孔蚀刻，形成多个沟道通孔。

优选地，其中衬底包括单晶材料、单晶SOI(Silicon-On-Insulator,绝缘衬底上的硅)结构。

优选地，利用原位水汽生成工艺(ISSG)生长SiON层。

优选地，采用原子层沉积(ALD)形成第二氧化硅层。

优选地，采用干蚀刻去除原位水汽生成工艺(ISSG)形成的SiON层。