[发明专利]阵列基板制备方法有效
| 申请号： | 201710756891.7 | 申请日： | 2017-08-29 |
| 公开（公告）号： | CN109426014B | 公开（公告）日： | 2020-11-06 |
| 发明（设计）人： | 贾玉坤;王念念;王淼;范大林;杨帆;张歌;冯宗锐 | 申请（专利权）人： | 京东方科技集团股份有限公司;重庆京东方光电科技有限公司 |
| 主分类号： | G02F1/13 | 分类号： | G02F1/13;G02F1/1333 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 柴亮;张天舒 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种阵列基板制备方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板中无法及时检测出像素电极残留不良的问题。本发明的阵列基板制备方法包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；阵列基板的制备方法还包括：形成多条与第一引线绝缘的连接线，每条连接线将至少两个像素电极电连接，多个通过连接线电连接的像素电极构成一条等效线，每条等效线至少有一个端部位于阵列基板边缘部；检测等效线与第一引线是否短路；除去至少部分连接线，使任意两像素电极间均不电连接。 | ||
| 搜索关键词： | 阵列 制备 方法 | ||
【主权项】：
1.一种阵列基板制备方法，包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，所述第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；其特征在于，所述阵列基板的制备方法还包括：形成多条与所述第一引线绝缘的连接线，每条所述连接线将至少两个像素电极电连接，多个通过所述连接线电连接的像素电极构成一条等效线，每条所述等效线至少有一个端部位于阵列基板边缘部；检测所述等效线与第一引线是否短路；除去至少部分所述连接线，使任意两像素电极间均不电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;重庆京东方光电科技有限公司，未经京东方科技集团股份有限公司;重庆京东方光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710756891.7/，转载请声明来源钻瓜专利网。
