[发明专利]阵列基板制备方法

权利要求书

1.一种阵列基板制备方法，包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，所述第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；其特征在于，所述阵列基板的制备方法还包括：

形成多条与所述第一引线绝缘的连接线，每条所述连接线将至少两个像素电极电连接，多个通过所述连接线电连接的像素电极构成一条等效线，每条所述等效线至少有一个端部位于阵列基板边缘部；

检测所述等效线与第一引线是否短路；

除去至少部分所述连接线，使任意两像素电极间均不电连接。

2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述第一引线为栅线或数据线。

3.根据权利要求1所述的阵列基板制备方法，其特征在于，所述阵列基板还包括与像素电极叠置的公共电极，所述公共电极与像素电极间设有绝缘层。

4.根据权利要求1所述的阵列基板制备方法，其特征在于，所述连接线与第一引线同层设置且同步形成。

5.根据权利要求1所述的阵列基板制备方法，其特征在于，所述连接线与像素电极同层设置且同步形成。

6.根据权利要求1所述的阵列基板制备方法，其特征在于，所述连接线设于两相邻的像素电极间，并将所述两相邻的像素电极电连接。

7.根据权利要求1所述的阵列基板制备方法，其特征在于，各所述像素电极排成阵列，多个沿第一方向设置的像素电极构成一排；

所述第一引线沿第一方向延伸，且位于相邻排的像素电极之间。

8.根据权利要求7所述的阵列基板制备方法，其特征在于，同一排中的所述像素电极被连接线电连接形成一条等效线。

9.根据权利要求1所述的阵列基板制备方法，其特征在于，所述连接线包括连接在相邻的像素电极之间的部分；

所述除去至少部分连接线包括：除去所述位于相邻的像素电极之间的全部或部分连接线。

10.根据权利要求1所述的阵列基板制备方法，其特征在于，所述除去至少部分所述连接线包括：

通过刻蚀除去至少部分所述连接线。

11.根据权利要求10所述的阵列基板制备方法，其特征在于，在形成所述连接线后，还包括：

形成包括第一过孔和第二过孔的第一绝缘层，所述第一过孔处设有连接线，所述第二过孔位于与第一过孔不同的位置；

所述除去至少部分所述连接线包括：通过刻蚀除去所述第一过孔处的连接线。

12.根据权利要求11所述的阵列基板制备方法，其特征在于，在形成所述第一绝缘层后，还包括：

形成具有开口的公共电极，所述开口对应第一过孔；

所述除去至少部分所述连接线包括：通过刻蚀除去所述开口处的连接线。

13.根据权利要求1所述的阵列基板制备方法，其特征在于，若检测发现等效线与第一引线间存在短路，则：

确定等效线中的像素电极与第一引线间发生短路的位置；

将等效线中的像素电极与第一引线发生短路的部分切断。

14.根据权利要求13所述的阵列基板制备方法，其特征在于，所述将等效线中的像素电极与第一引线发生短路的部分切断包括：

通过激光将等效线中的像素电极与第一引线发生短路的部分切断。