[发明专利]基于LRC的直接带隙GeSnP型TFET器件及其制备方法在审

专利信息
申请号: 201710686384.0 申请日: 2017-08-11
公开(公告)号: CN107658339A 公开(公告)日: 2018-02-02
发明(设计)人: 张捷 申请(专利权)人: 西安科锐盛创新科技有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/772;H01L21/336;H01L29/24
代理公司: 西安嘉思特知识产权代理事务所(普通合伙)61230 代理人: 刘长春
地址: 710065 陕西省西安市高新*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种基于LRC的直接带隙GeSn P型TFET器件及其制备方法,该方法包括选取Si衬底;在Si衬底表面生长Ge外延层;在Ge外延层表面上淀积保护层;利用LRC工艺晶化Si衬底、Ge外延层、保护层;刻蚀保护层,形成Ge虚衬底材料;在Ge虚衬底材料表面生长GeSn外延层;淀积高K栅介质层与栅极材料层,光刻源漏区,最终形成所述基于LRC的直接带隙GeSn P型TFET器件。本发明采用激光再晶化(Laser Re‑Crystallization,简称LRC)工艺可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷,提升Ge虚衬底的质量。同时,利用直接带隙GeSn材料制备TFET器件,可以克服隧穿晶体管的开态电流较小,电路性能不足的缺点。
搜索关键词: 基于 lrc 直接 gesnp tfet 器件 及其 制备 方法
【主权项】:
一种基于LRC的直接带隙GeSn P型TFET器件的制备方法,其特征在于,包括:S101、选取掺杂浓度为5×1018cm‑3的N型Si衬底;S102、利用CVD工艺,在所述N型Si衬底表面生长200~300nm厚度的N型掺杂的Ge外延层;S103、利用CVD工艺,在所述Ge外延层表面上生长100~150nm厚度的SiO2层;S104、将包括所述Si衬底、所述Ge外延层及所述SiO2层的整个衬底材料加热至700℃,利用LRC工艺晶化所述整个衬底材料;S105、利用干法刻蚀工艺刻蚀所述SiO2层,制得Ge虚衬底材料;S106、在H2氛围中在350℃温度以下,SnCl4和GeH4分别作为Sn和Ge源,在所述Ge虚衬底材料表面生长146nm厚度的无掺杂的GeSn层,得到直接带隙GeSn P型材料;S107、利用离子注入工艺,对所述直接带隙GeSn P型材料注入剂量为1×1015cm‑2的P+离子,形成N型掺杂的GeSn外延层;S108、利用CVD工艺,在所述GeSn外延层表面淀积氧化层厚度为0.7nm的高K栅介质层与栅极材料层;S109、利用刻蚀工艺,刻蚀部分所述高K栅介质层与所述栅极材料层形成第一刻蚀区域;S110、利用光刻工艺,在所述第一刻蚀区域光刻出源区图形,并利用离子注入工艺,采用离子注入能量为8keV,剂量为3×1019cm‑2的P+离子,在所述第一刻蚀区域形成N型掺杂的源区;S111、利用刻蚀工艺,刻蚀部分所述高K栅介质层与所述栅极材料层形成第二刻蚀区域;S112、利用光刻工艺,在所述第二刻蚀区域光刻出漏区图形,并利用离子注入工艺,采用离子注入能量为35keV,剂量为5×1018cm‑2的BF2+离子,在所述第二刻蚀区域形成P型掺杂的漏区;S113、利用快速退火工艺,在400℃的温度下,对所述源区和所述漏区进行杂质激活处理,最终形成所述基于LRC的直接带隙GeSn P型TFET器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司,未经西安科锐盛创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710686384.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top