[发明专利]基于LRC的直接带隙GeSnP型TFET器件及其制备方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种基于LRC的直接带隙 GeSn P型TFET器件及其制备方法。

背景技术

在当今信息化的社会中，集成电路已经成为各行各业实现信息化、智能化的基础。计算机、电视机、手机等民用领域，航空航天、星际飞行、武器装备等军事领域，集成电路起着不可替代的作用。随着半导体器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，器件中的短沟效应等负面效应对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将愈加严重。

针对这一问题，目前已提出较为有效的办法是可以通过采用低亚阈值摆幅的新型器件隧穿场效应晶体管取代传统的MOSFET来减小短沟道效应的影响。隧穿场效应晶体管(tunneling field effect transistor,TFET)是一种 PIN结构的晶体管，它基于载流子的量子隧穿效应工作，并且可以通过器件优化，使得隧穿晶体管的亚阈值摆幅在室温里降到60mV/dec以下。

但是由于隧穿晶体管的开态电流较小，使其电路性能不足，限制了隧穿晶体管的应用。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于 LRC的直接带隙锗锡P型TFET及其制备方法。

具体地，本发明一个实施例提出的一种基于LRC的直接带隙GeSn P 型TFET器件及其制备方法，包括：

S101、选取掺杂浓度为5×10¹⁸cm^-3的N型Si衬底；

S102、利用CVD工艺，在所述N型Si衬底表面生长200～300nm厚度的N型掺杂的Ge外延层；

S103、利用CVD工艺，在所述Ge外延层表面上生长100～150nm厚度的SiO₂层；

S104、将包括所述Si衬底、所述Ge外延层及所述SiO₂层的整个衬底材料加热至700℃，利用LRC工艺晶化所述整个衬底材料；

S105、利用干法刻蚀工艺刻蚀所述SiO₂层，制得Ge虚衬底材料；

S106、在H₂氛围中在350℃温度以下，SnCl₄和GeH₄分别作为Sn和 Ge源，在所述Ge虚衬底材料表面生长146nm厚度的无掺杂的GeSn层，得到直接带隙GeSn P型材料；

S107、利用离子注入工艺，对所述直接带隙GeSn P型材料注入剂量为 1×10¹⁵cm^-2的P⁺离子，形成N型掺杂的GeSn外延层；

S108、利用CVD工艺，在所述GeSn外延层表面淀积氧化层厚度为0.7 nm的高K栅介质层与栅极材料层；

S109、利用刻蚀工艺，刻蚀部分所述高K栅介质层与所述栅极材料层形成第一刻蚀区域；

S110、利用光刻工艺，在所述第一刻蚀区域光刻出源区图形，并利用离子注入工艺，采用离子注入能量为8keV，剂量为3×10¹⁹cm^-2的P⁺离子，在所述第一刻蚀区域形成N型掺杂的源区；

S111、利用刻蚀工艺，刻蚀部分所述高K栅介质层与所述栅极材料层形成第二刻蚀区域；

S112、利用光刻工艺，在所述第二刻蚀区域光刻出漏区图形，并利用离子注入工艺，采用离子注入能量为35keV，剂量为5×10¹⁸cm^-2的BF₂⁺离子，在所述第二刻蚀区域形成P型掺杂的漏区；

S113、利用快速退火工艺，在400℃的温度下，对所述源区和所述漏区进行杂质激活处理，最终形成所述基于LRC的直接带隙GeSn P型TFET 器件。

本发明另一个实施例提出的一种基于LRC的直接带隙GeSn P型TFET 器件：Si衬底、Ge虚衬底、GeSn外延层、高K栅介质层与栅极材料层；其中，所述直接带隙GeSn P型TFET器件由上述实施例提供的方法制备形成。

本发明再一个实施例提出的一种基于LRC的直接带隙GeSn P型TFET 器件，包括：

选取Si衬底；

在所述Si衬底表面生长Ge外延层；

在所述Ge外延层表面上淀积保护层；

利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层；