[发明专利]薄型3D扇出封装结构及晶圆级封装方法有效
申请号: | 201710608974.1 | 申请日: | 2017-07-25 |
公开(公告)号: | CN109300837B | 公开(公告)日: | 2023-10-20 |
发明(设计)人: | 王腾;于大全 | 申请(专利权)人: | 华天科技(昆山)电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/538 |
代理公司: | 昆山中际国创知识产权代理有限公司 32311 | 代理人: | 段新颖 |
地址: | 215300 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种薄型3D扇出封装结构及晶圆级封装方法,在载板上制作凹槽及深度小于凹槽的盲孔,在盲孔内壁沉积衬里,及凹槽至少底部沉积介质层,金属材料填充盲孔,并将芯片埋入凹槽中,通过金属重布线连接芯片焊垫或者盲孔金属材料;减薄载板第二表面,暴露盲孔中金属材料。金属重布线或金属材料上制备电性导出点,堆叠芯片或者印刷电路板通过载板第一表面和第二表面的电性导出点与芯片焊垫的电性相连,实现3D扇出封装。本发明先制作TSV及衬里,解决了TSV衬里沉积质量问题,更好实现超高密度互联;凹槽底部沉积介质层,保护芯片不被刻蚀,载板减薄后,介质层与TSV孔的高度差容纳部分第二电性导出点,降低了堆叠厚度。 | ||
搜索关键词: | 薄型 封装 结构 晶圆级 方法 | ||
【主权项】:
1.一种薄型3D扇出晶圆级封装方法,其特征在于,至少包括如下步骤:A.提供一载板(1),所述载板具有第一表面(101)和与其相对的第二表面(102),在所述载板的第一表面(101)形成至少一个向第二表面(102)延伸的凹槽及至少一不深于凹槽的盲孔(103),在凹槽至少底部铺设介质层(105),在盲孔至少侧壁铺设衬里(201),在所述盲孔(103)内填充金属材料(202);B.取至少一芯片(300)粘结至凹槽底,其中芯片(300)的焊垫(301)面朝上,且芯片(300)的焊垫面与载板第一表面高度差不大于20μm;C.用绝缘介质层填充芯片侧壁与凹槽之间的间隙,并在载板第一表面制作连接焊垫或/和盲孔内金属材料的第一金属重布线(501);D.对所述载板(100)第二表面(102)进行减薄,钝化,并暴露凹槽底部的介质层和盲孔底部的金属材料。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华天科技(昆山)电子有限公司,未经华天科技(昆山)电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710608974.1/,转载请声明来源钻瓜专利网。
- 上一篇:提升销单元和具有该提升销单元的基板支承单元
- 下一篇:半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造