[发明专利]薄型3D扇出封装结构及晶圆级封装方法

说明书

本发明公开了一种薄型3D扇出封装结构及晶圆级封装方法，在载板上制作凹槽及深度小于凹槽的盲孔，在盲孔内壁沉积衬里，及凹槽至少底部沉积介质层，金属材料填充盲孔，并将芯片埋入凹槽中，通过金属重布线连接芯片焊垫或者盲孔金属材料；减薄载板第二表面，暴露盲孔中金属材料。金属重布线或金属材料上制备电性导出点，堆叠芯片或者印刷电路板通过载板第一表面和第二表面的电性导出点与芯片焊垫的电性相连，实现3D扇出封装。本发明先制作TSV及衬里，解决了TSV衬里沉积质量问题，更好实现超高密度互联；凹槽底部沉积介质层，保护芯片不被刻蚀，载板减薄后，介质层与TSV孔的高度差容纳部分第二电性导出点，降低了堆叠厚度。

技术领域

本发明涉及3D扇出型晶圆级封装技术领域，具体是涉及一种薄型3D扇出封装结构及晶圆级封装方法。

背景技术

3D扇出晶圆级封装是在晶圆尺寸级实现芯片的扇出封装，也是一种I/O数较多、集成灵活性好的先进封装工艺，可实现一个封装体内垂直和水平方向多芯片集成。这样，扇出型晶圆级封装目前正在发展成为下一代封装技术，如多芯片、低轮廓封装和3D SiP。随着电子产品向更薄、更轻、更高引脚密度、更低成本方向发展，3D扇出晶圆级封装技术的出现为封装行业向多功能小尺寸封装发展提供了契机。

现有基于台积电的INFO或类似的三维集成技术中，采用塑封料作为扇出载板，贯穿载板的互连结构为预先制作的铜柱，或者穿塑孔TMV，尺寸较大，难以小型化。

基于华天的eSIFO技术的三维集成技术，如专利CN201610098740.2，在硅载板上制作凹槽，将芯片贴入凹槽，再制作硅通孔(TSV)。由于制作硅通孔前，硅载板上已有多种材料结构，对制程中的温度有较大限制，从而对TSV的衬里(通常为高于200℃PECVD的氧化硅)的制作有较大影响，衬里制备质量难以保证，另外，TSV刻蚀也存在底部过刻等工艺问题，较难提高良率。平面堆叠，堆叠封装高度也无法进一步缩小。

发明内容

为了解决上述技术问题，本发明提出一种薄型3D扇出封装结构及晶圆级封装方法，在载板上先制作凹槽及深度小于凹槽的互连孔，在凹槽底部至少沉积介质层，将芯片焊垫面朝上黏结至槽底，之后进行金属重布线等，背部减薄露互连孔，完成芯片、互连孔及电性导出点的互连工艺。

本发明的技术方案是这样实现的：

一种薄型3D扇出晶圆级封装方法，至少包括如下步骤：

A.提供一载板，所述载板具有第一表面和与其相对的第二表面，在所述载板的第一表面形成至少一个向第二表面延伸的凹槽及至少一不深于凹槽的盲孔，在凹槽至少底部铺设介质层，在盲孔至少侧壁铺设衬里，在所述盲孔内填充金属材料；

B.取至少一芯片粘结至凹槽底，其中芯片的焊垫面朝上，且芯片的焊垫面与载板第一表面高度差不大于20μm；

C.用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并在载板第一表面制作连接焊垫或/和盲孔内金属材料的第一金属重布线；

D.对所述载板第二表面进行减薄，钝化，并暴露凹槽底部的介质层和盲孔底部的金属材料。

进一步的，所述载板为硅晶圆。

进一步的，所述盲孔深度低于凹槽深度10μm或以上。

进一步的，所述衬里或者凹槽底部的介质层，采用高温等离子体增强化学气相沉积或高温热氧化法制作。

进一步的，步骤B中，粘贴芯片到凹槽底的对位方式包括：使用形成的盲孔或者制作的其他特定的盲孔作为标记对位，或使用红外对准芯片表面的标记，或对准芯片背面预先制作的标记对位。

进一步的，步骤C中，第一金属重布线从设计上分为三类：连接芯片的焊垫和盲孔内金属材料至电性导出点焊盘，或直接连接芯片的焊垫至电性导出点焊盘，或直接连接盲孔金属材料至电性导出点焊盘。