[发明专利]一种电流采样电路

摘要

本发明提供了一种电流采样电路，属于半导体集成电路技术领域。该电路包括包括第一电阻、第二电阻、第三电阻、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；本发明的电流采样电路，可以快速的把第一输入VIN1和第二输入VIN2之间的电压差转换成输出VSEN，将VSEN与基准电压做个简单的比较，即可实现过流保护、峰值和谷值电流检测等功能，具有广泛的应用价值。

主权项

一种电流采样电路，其特征在于，包括：第一电阻R1、第二电阻R2、第三电阻R3、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9和第十NMOS晶体管N10；第一电阻R1一端接第一输入VIN1，另一端接第一PMOS晶体管P1的源极；第一PMOS晶体管P1的栅极接第二PMOS晶体管P2的栅极和漏极，第一PMOS晶体管P1的漏极接第三PMOS晶体管P3的栅极和第一NMOS晶体管N1的漏极；第二电阻R2的一端接第二输入VIN2，另一端接第二PMOS晶体管P2的源极和第三PMOS晶体管P3的源极；第一NMOS晶体管N1的栅极接电源VDD，源极接第四NMOS晶体管N4的漏极；第二NMOS晶体管N2的栅极接电源VDD，漏极接第二PMOS晶体管P2的漏极，源极接第五NMOS晶体管N5的漏极；第三NMOS晶体管N3的栅极和漏极接偏置电流输入端BIAS，源极接第六NMOS晶体管N6的栅极和漏极以及第七NMOS晶体管N7和第八NMOS晶体管N8的栅极；第四NMOS晶体管N4的栅极接偏置电流输入端BIAS，源极接第七NMOS晶体管N7的漏极；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接第八NMOS晶体管N8的漏极；第六NMOS晶体管N6、第七NMOS晶体管N7和第八NMOS晶体管N8的源极都接地；第三PMOS晶体管P3的漏极接第九NMOS晶体管N9的栅极和漏极；第九NMOS晶体管N9的源极接第十NMOS晶体管N10的栅极和漏极；第十NMOS晶体管N10的源极接输出VSEN和第三电阻R3的一端，第三电阻R3的另一端接地，输出VSEN即为电流采样电路的输出。