[发明专利]一种电流采样电路

说明书

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种电流采样电路。

背景技术

开关电源的高效率、低功耗等特性使得它在便携式电子设备市场中得到了越来越广泛的应用，其中电流采样电路通过对流过功率开关管的电流进行及时有效的检测，以进行开关控制和过流保护，实现电路控制及保护芯片及外围元器件的目的。

在传统的电流检测技术中，比较常用的一种电流检测方法是在电路中串联一个阻值很小的精密电阻，然后利用数模转换器对电阻上的压降进行检测，从而得到准确的电流数据。

由于数模转换器需要一定的转换时间，这使得传统的电流采样电路具有采样速度慢、功耗大的缺点，在很多高要求的应用场合中无法使用。

发明内容

为解决现有电路采用电路采样速度慢、功耗大的技术问题，本发明提供了一种高速的电流采样电路。

一种电流采样电路，包括：第一电阻R1、第二电阻R2、第三电阻R3、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9和第十NMOS晶体管N10；第一电阻R1一端接第一输入VIN1，另一端接第一PMOS晶体管P1的源极；第一PMOS晶体管P1的栅极接第二PMOS晶体管P2的栅极和漏极，第一PMOS晶体管P1的漏极接第三PMOS晶体管P3的栅极和第一NMOS晶体管N1的漏极；第二电阻R2的一端接第二输入VIN2，另一端接第二PMOS晶体管P2的源极和第三PMOS晶体管P3的源极；第一NMOS晶体管N1的栅极接电源VDD，源极接第四NMOS晶体管N4的漏极；第二NMOS晶体管N2的栅极接电源VDD，漏极接第二PMOS晶体管P2的漏极，源极接第五NMOS晶体管N5的漏极；第三NMOS晶体管N3的栅极和漏极接偏置电流输入端BIAS，源极接第六NMOS晶体管N6的栅极和漏极以及第七NMOS晶体管N7和第八NMOS晶体管N8的栅极；第四NMOS晶体管N4的栅极接偏置电流输入端BIAS，源极接第七NMOS晶体管N7的漏极；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接第八NMOS晶体管N8的漏极；第六NMOS晶体管N6、第七NMOS晶体管N7和第八NMOS晶体管N8的源极都接地；第三PMOS晶体管P3的漏极接第九NMOS晶体管N9的栅极和漏极；第九NMOS晶体管N9的源极接第十NMOS晶体管N10的栅极和漏极；第十NMOS晶体管N10的源极接输出VSEN和第三电阻R3的一端，第三电阻R3的另一端接地，输出VSEN即为电流采样电路的输出。

通过本发明的电流采样电路，可以快速的把第一输入VIN1和第二输入VIN2之间的电压差转换成输出VSEN，将VSEN与基准电压做个简单的比较，即可实现过流保护、峰值和谷值电流检测等功能，具有广泛的应用价值。

附图说明

图1是本发明实施方式提供的电流采样电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。