[发明专利]一种低压工艺中的高压NMOS晶体管在审
申请号: | 201710567225.9 | 申请日: | 2017-07-12 |
公开(公告)号: | CN107146817A | 公开(公告)日: | 2017-09-08 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长沙方星腾电子科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 410205 湖南省长沙市长沙高新开*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种低压工艺中的高压NMOS晶体管,属于半导体集成电路技术领域。该晶体管包括P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY;本发明在传统的低压NMOS晶体管的基础上,在第二N型掺杂N+2的外围增加了N型阱NWELL,使得第二N型掺杂N+2不直接与P型衬底PSUB接触。由于二极管的掺杂特性,第二N型掺杂N+2与P型衬底PSUB形成的寄生PN结二极管的反向击穿电压远低于N型阱NWELL与P型衬底PSUB形成的寄生PN结二极管的反向击穿电压,这样就使得器件的漏极D比低压器件的漏极能够承受更高的电压,符合很多高压场合的应用要求。 | ||
搜索关键词: | 一种 低压 工艺 中的 高压 nmos 晶体管 | ||
【主权项】:
一种低压工艺中的高压NMOS晶体管,其特征在于,包括:P型衬底PSUB、N型阱NWELL、第一N型掺杂N+1、第二N型掺杂N+2和多晶硅POLY;P型衬底PSUB位于最下方;N型阱NWELL、第一N型掺杂N+1和第二N型掺杂N+2都做在P型衬底PSUB上;第一N型掺杂N+1位于P型衬底PSUB的左上方;第二N型掺杂N+2位于P型衬底PSUB的右上方,与第一N型掺杂N+1左右对称;N型阱NWELL将第二N型掺杂N+2包围,使其不与P型衬底PSUB直接接触;在第一N型掺杂N+1和第二N型掺杂N+2的间隙的正上方,是层多晶硅POLY,它是器件的栅极G;第一N型掺杂N+1是器件的源极S;第二N型掺杂N+2是器件的漏极D。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长沙方星腾电子科技有限公司,未经长沙方星腾电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710567225.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种插件整流桥堆
- 下一篇:一种LED器件的封装工艺及LED器件
- 同类专利
- 专利分类