[发明专利]在电子芯片与载体衬底之间形成电连接的方法和电子器件有效
| 申请号： | 201710374080.0 | 申请日： | 2017-05-24 |
| 公开（公告）号： | CN108022909B | 公开（公告）日： | 2021-06-04 |
| 发明（设计）人： | D·奥彻雷;A·哈吉;F·奎尔恰;J·洛佩 | 申请（专利权）人： | 意法半导体（格勒诺布尔2）公司 |
| 主分类号： | H01L23/552 | 分类号： | H01L23/552;H01L23/58;H01L23/49;H01L21/60;H01L21/48 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张昊 |
| 地址： | 法国格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及在电子芯片与载体衬底之间形成电连接的方法和电子器件。电连接线连接电子芯片的电连接焊盘与载体衬底的电连接焊盘，该电子芯片安装至该载体衬底。介电层围绕键合接线并且至少覆盖该电子芯片和该载体衬底的一部分。液体导电材料沉积在该介电层上并且然后硬化以形成围绕在该键合接线处的该介电层的局部导电屏蔽。 | ||
| 搜索关键词： | 电子 芯片 载体 衬底 之间 形成 连接 方法 电子器件 | ||
【主权项】：
1.一种方法，包括以下步骤：将电连接线置于电子芯片的暴露的电连接焊盘与载体衬底的暴露的电连接焊盘之间，所述电子芯片安装在所述载体衬底上，并且在所述电连接线的两端与所述暴露的电连接焊盘之间形成电结；制造介电层，所述介电层由在所述电子芯片的以及所述载体衬底的区域的顶部上的介电材料制成，包括所述电连接线、所述电结和所述暴露的电连接焊盘，使得所述介电层形成局部介电涂层，所述局部介电涂层至少部分地围绕所述电连接线并且至少部分地覆盖所述电结和所述暴露的电连接焊盘；以及制造局部导电屏蔽，所述局部导电屏蔽由导电材料制成、至少部分地覆盖所述局部介电涂层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（格勒诺布尔2）公司，未经意法半导体（格勒诺布尔2）公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710374080.0/，转载请声明来源钻瓜专利网。
- 上一篇：用于扫描停车位的装置和方法
- 下一篇：与结核潜伏感染相关的外泌体分子标识
