[发明专利]阵列基板栅极驱动电路、显示面板和显示装置

摘要

本发明公开了一种阵列基板栅极驱动电路、显示面板和显示装置，其中，驱动电路包括第一晶体管，第一晶体管的控制极与第一下拉节点相连，第一极与第二栅极信号输出端相连，第二极与第二时钟信号端相连；第二晶体管，第二晶体管的控制极与第二下拉节点相连，第二晶体管的第一极与第一栅极信号输出端相连，第二晶体管的第二极与第一时钟信号端相连，其中第一晶体管用以将第二时钟信号输出至第二栅极信号输出端，以使第二栅极信号输出端在非选择输出阶段保持高电平信号；第二晶体管用以将第一时钟信号输出至第一栅极信号输出端，以使第一栅极信号输出端在非选择输出阶段保持高电平信号，从而有效避免在非选择输出阶段出现高电平信号浮动的问题。

主权项

一种阵列基板栅极驱动电路，包括第一下拉节点、第二下拉节点、第一栅极信号输出端和第二栅极信号输出端，其特征在于，所述阵列基板栅极驱动电路还包括：第一晶体管，所述第一晶体管的控制极与所述第一下拉节点相连，所述第一晶体管的第一极与所述第二栅极信号输出端相连，所述第一晶体管的第二极与第二时钟信号端相连；第二晶体管，所述第二晶体管的控制极与所述第二下拉节点相连，所述第二晶体管的第一极与所述第一栅极信号输出端相连，所述第二晶体管的第二极与第一时钟信号端相连，其中，所述第一晶体管在所述第一下拉节点提供的电平控制下开通以将所述第二时钟信号端提供的第二时钟信号输出至所述第二栅极信号输出端，以使所述第二栅极信号输出端在非选择输出阶段保持高电平信号；所述第二晶体管在所述第二下拉节点提供的电平控制下开通以将所述第一时钟信号端提供的第一时钟信号输出至所述第一栅极信号输出端，以使所述第一栅极信号输出端在非选择输出阶段保持高电平信号。