[发明专利]阵列基板栅极驱动电路、显示面板和显示装置

说明书

本发明公开了一种阵列基板栅极驱动电路、显示面板和显示装置，其中，驱动电路包括第一晶体管，第一晶体管的控制极与第一下拉节点相连，第一极与第二栅极信号输出端相连，第二极与第二时钟信号端相连；第二晶体管，第二晶体管的控制极与第二下拉节点相连，第二晶体管的第一极与第一栅极信号输出端相连，第二晶体管的第二极与第一时钟信号端相连，其中第一晶体管用以将第二时钟信号输出至第二栅极信号输出端，以使第二栅极信号输出端在非选择输出阶段保持高电平信号；第二晶体管用以将第一时钟信号输出至第一栅极信号输出端，以使第一栅极信号输出端在非选择输出阶段保持高电平信号，从而有效避免在非选择输出阶段出现高电平信号浮动的问题。

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板栅极驱动电路、一种显示面板和一种显示装置。

背景技术

在一些显示面板中，每行的GOA(Gate driver On Array，阵列基板行驱动技术)中有一条删线会保持在高电平状态，从而给相应的像素单元中的TFT(Thin FilmTransistor，薄膜晶体管)管施加正向电压，但是由于GOA在输出高电平信号时为浮动状态，该浮动状态会受到其它电压变化引起波动，从而无法准确的预测施加到TFT管正向电压的情况，进而无法达到对TFT管补偿的效果。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种阵列基板栅极驱动电路，通过在第一栅极信号输出端和第二栅极信号输出端分别设置一个晶体管，并分别由第一下拉节点和第二下拉节点进行控制，以在两个晶体管导通时，将相应的时钟信号输出至对应的栅极信号输出端，保证在非选择输出阶段保持高电平信号，从而有效避免在非选择输出阶段出现高电平信号浮动的问题，进而实现对像素单元中驱动晶体管的补偿效果。

本发明的第二个目的在于提出一种显示面板。

本发明的第三个目的在于提出一种显示装置。

为实现上述目的，本发明第一方面实施例提出了一种阵列基板栅极驱动电路，包括第一下拉节点、第二下拉节点、第一栅极信号输出端和第二栅极信号输出端，所述阵列基板栅极驱动电路还包括：第一晶体管，所述第一晶体管的控制极与所述第一下拉节点相连，所述第一晶体管的第一极与所述第二栅极信号输出端相连，所述第一晶体管的第二极与第二时钟信号端相连；第二晶体管，所述第二晶体管的控制极与所述第二下拉节点相连，所述第二晶体管的第一极与所述第一栅极信号输出端相连，所述第二晶体管的第二极与第一时钟信号端相连，其中，所述第一晶体管在所述第一下拉节点提供的电平控制下开通以将所述第二时钟信号端提供的第二时钟信号输出至所述第二栅极信号输出端，以使所述第二栅极信号输出端在非选择输出阶段保持高电平信号；所述第二晶体管在所述第二下拉节点提供的电平控制下开通以将所述第一时钟信号端提供的第一时钟信号输出至所述第一栅极信号输出端，以使所述第一栅极信号输出端在非选择输出阶段保持高电平信号。

根据本发明实施例的阵列基板栅极驱动电路，通过在第一栅极信号输出端和第二栅极信号输出端分别设置一个晶体管，并分别由第一下拉节点和第二下拉节点进行控制，以在两个晶体管导通时，将相应的时钟信号输出至对应的栅极信号输出端，保证在非选择输出阶段保持高电平信号，从而有效避免在非选择输出阶段出现高电平浮动的问题，进而实现对像素单元中驱动晶体管的补偿效果。

根据本发明的一个实施例，当所述第一时钟信号为正常脉冲信号时，所述第二时钟信号为持续高电平信号；当所述第二时钟信号为正常脉冲信号时，所述第一时钟信号为持续高电平信号。

根据本发明的一个实施例，上述的阵列基板栅极驱动电路还包括：第三晶体管，所述第三晶体管的控制极和所述第三晶体管的第一极相连后与第一电源端相连，所述第三晶体管的第二极与所述第一下拉节点相连；第四晶体管，所述第四晶体管的控制极和所述第四晶体管的第一极相连后与第二电源端相连，所述第四晶体管的第二极与所述第二下拉节点相连。