[发明专利]去疵性的评价方法有效
申请号: | 201710332524.4 | 申请日: | 2017-05-12 |
公开(公告)号: | CN107403738B | 公开(公告)日: | 2022-10-11 |
发明(设计)人: | 介川直哉;横田亮平;不破德人 | 申请(专利权)人: | 株式会社迪思科 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 李辉;乔婉 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种去疵性的评价方法,对于可成为实际的产品的器件晶片,能够简便地对去疵性进行评价。一种晶片的去疵性评价方法,包含如下的工序:去疵层形成工序,使用研磨磨轮对半导体晶片的与正面相反的一侧的背面进行研磨并在背面形成研磨痕,并且在作为半导体晶片的内部的研磨痕的下部形成去疵层;拍摄工序,通过拍摄单元(31)对形成有研磨痕的背面的至少单位区域进行拍摄;计数工序,对在所拍摄的单位区域中具有10nm~500nm的宽度的研磨痕的个数进行计数;以及比较工序,对通过计数工序计数得到的研磨痕的个数是否为规定的值以上进行比较。 | ||
搜索关键词: | 去疵性 评价 方法 | ||
【主权项】:
一种去疵性的评价方法,对在正面上形成有多个器件的半导体晶片的去疵性进行评价,其中,该去疵性的评价方法具有如下的工序:去疵层形成工序,使用研磨磨轮对所述半导体晶片的与所述正面相反的一侧的背面进行研磨并在所述背面形成研磨痕,并且在作为所述半导体晶片的内部的所述研磨痕的下部形成去疵层;拍摄工序,通过拍摄单元对形成有所述研磨痕的所述背面的至少单位区域进行拍摄;计数工序,对所拍摄的所述单位区域中具有10nm~500nm的宽度的研磨痕的个数进行计数;以及比较工序,对通过所述计数工序计数得到的所述研磨痕的个数是否为规定的值以上进行比较,在所述比较工序中,根据所述计数得到的所述研磨痕的个数对去疵层的状态进行评价。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社迪思科,未经株式会社迪思科许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710332524.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造