[发明专利]一种高压NMOS驱动器死区时间控制电路有效
| 申请号： | 201710309045.0 | 申请日： | 2017-05-04 |
| 公开（公告）号： | CN107204762B | 公开（公告）日： | 2020-12-22 |
| 发明（设计）人： | 赵永瑞;崔玉旺;张浩;贾东东 | 申请（专利权）人： | 河北新华北集成电路有限公司 |
| 主分类号： | H03K17/082 | 分类号： | H03K17/082;H03K17/284;H03K17/687 |
| 代理公司： | 石家庄国为知识产权事务所 13120 | 代理人： | 夏素霞 |
| 地址： | 050200 河北省石*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高压NMOS驱动器死区时间控制电路，包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块。本发明通过控制输入信号与输出反馈信号的逻辑关系及时序，解决高、低侧输出信号同时为高的异常状态，避免整流管和驱动管同时开启，提高后级功率放大器的效率。 | ||
| 搜索关键词： | 一种 高压 nmos 驱动器 死区 时间 控制电路 | ||
【主权项】：
一种高压NMOS驱动器死区时间控制电路，其特征在于：包括滞回保护模块、高侧逻辑模块、高侧延时模块、高侧驱动模块、高侧欠压锁定模块、低侧延时模块、低侧逻辑模块、低侧驱动模块和低侧感应模块；2个滞回保护模块均连接高侧逻辑模块和低侧延时模块，高侧逻辑模块连接高侧延时模块，高侧延时模块连接高侧驱动模块，低侧延时模块连接低侧逻辑模块，低侧逻辑模块连接低侧驱动模块，低侧驱动模块的输出端连接低侧感应模块的输入端，低侧感应模块的输出端连接高侧延时模块的输入端；还包括一个从外部的稳压电源获得的欠压信号，所述欠压信号分别输入高侧欠压锁定模块和低侧逻辑模块，用来实现欠压锁定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于河北新华北集成电路有限公司，未经河北新华北集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710309045.0/，转载请声明来源钻瓜专利网。
