[发明专利]半导体集成电路及其寄生二极管参数的提取方法

摘要

本发明提供一种半导体集成电路及其寄生二极管参数的提取方法，能够根据其中的每个半导体器件的版图面积相对所有半导体器件的版图面积总和的比重，来为每个半导体器件提取相应的寄生二极管的面积参数和周长参数，当将提取的寄生二极管参数用于电路仿真模拟后，能够提高仿真结果的准确性，进而能够对设计的集成电路芯片的性能进行更加准确地评估。

主权项

一种半导体集成电路的寄生二极管的提取方法，所述半导体集成电路包括半导体衬底、深阱区以及多个半导体器件，所述深阱区形成于所述半导体衬底中，并与所述半导体衬底的掺杂类型相反，所述多个半导体器件均形成在所述深阱区中并相互隔离，每个所述半导体器件具有一个由所述深阱区和所述半导体衬底形成的第一类型寄生二极管；其特征在于，所述提取方法包括：提取每个半导体器件的版图面积；计算出每个半导体器件的版图面积相对所有半导体器件的版图面积总和的比重；根据每个半导体器件的所述比重为所述每个半导体器件提取相应的所述第一类型寄生二极管的面积参数和周长参数，第i个半导体器件的第一类型寄生二极管的面积参数D11_area_i和周长参数D11_peri_i计算公式如下：D11_area_i＝Si/S总*DW_area，D11_peri_i＝Si/S总*DW_peri，其中，Si为第i个半导体器件的版图面积，S总为所有半导体器件的版图面积总和，Si/S总为第i个半导体器件的版图面积Si相对所有半导体器件的版图面积总和S总的比重，DW_area为所述深阱区的版图面积；DW_peri为所述深阱区的版图周长。