[发明专利]半导体集成电路及其寄生二极管参数的提取方法

权利要求书

1.一种半导体集成电路的寄生二极管参数的提取方法，所述半导体集成电路包括半导体衬底、深阱区以及多个半导体器件，所述深阱区形成于所述半导体衬底中，并与所述半导体衬底的掺杂类型相反，所述多个半导体器件均形成在所述深阱区中并相互隔离，每个所述半导体器件具有一个由所述深阱区和所述半导体衬底形成的第一类型寄生二极管；其特征在于，所述提取方法包括：

提取每个半导体器件的版图面积；

计算出每个半导体器件的版图面积相对所有半导体器件的版图面积总和的比重；

根据每个半导体器件的所述比重为所述每个半导体器件提取相应的所述第一类型寄生二极管的面积参数和周长参数，第i个半导体器件的第一类型寄生二极管的面积参数D11_area_i和周长参数D11_peri_i计算公式如下：

D11_area_i＝S_i/S_总*DW_area，D11_peri_i＝S_i/S_总*DW_peri，

其中，S_i为第i个半导体器件的版图面积，S_总为所有半导体器件的版图面积总和，S_i/S_总为第i个半导体器件的版图面积S_i相对所有半导体器件的版图面积总和S_总的比重，DW_area为所述深阱区的版图面积；DW_peri为所述深阱区的版图周长。

2.如权利要求1所述的提取方法，其特征在于，所述半导体集成电路还包括位于所述半导体衬底中的环带状阱区，所述环带状阱区的掺杂类型与所述深阱区相同，在所述半导体衬底中的深度比所述深阱区浅，且所述深阱区的外边界被包围在所述环带状阱区的外边界内。

3.如权利要求2所述的提取方法，其特征在于，所述半导体集成电路还包括位于所述半导体衬底中的第二阱区，所述第二阱区的掺杂类型与所述半导体衬底相同，且所述第二阱区沿半导体衬底横向的分布被所述环带状阱区隔断开，被所述环带状阱区内边界包围并隔离的第二阱区为隔离第二阱区，所有的半导体器件均形成在所述隔离第二阱区中，每个所述半导体器件具有一个由所述第二阱区和所述深阱区以及环带状阱区形成的第二类型寄生二极管。

4.如权利要求3所述的提取方法，其特征在于，所述提取方法还包括：根据每个半导体器件的所述比重为所述每个半导体器件提取相应的所述第二类型寄生二极管的面积参数和周长参数，第i个半导体器件的第二类型寄生二极管的面积参数D22_area_i和周长参数D22_peri_i计算公式如下：

D22_area_i＝S_i/S_总*PW_area，D22_peri_i＝S_i/S_总*PW_peri，

其中，S_i为第i个半导体器件的版图面积，S_总为所有半导体器件的版图面积总和，S_i/S_总为第i个半导体器件的版图面积S_i相对所有半导体器件的版图面积总和S_总的比重，PW_area为所述第二阱区的版图面积；PW_peri为所述第二阱区的版图周长。

5.如权利要求3所述的提取方法，其特征在于，所述多个半导体器件中的至少一个半导体器件为MOS管，所述MOS管包括形成于所述隔离第二阱区中的有源区，所述有源区表面上方形成有所述MOS管的栅极，所述栅极两侧的有源区中形成有所述MOS管的源极区和漏极区，且所述有源区中在所述源极区一侧形成有所述MOS管的体接触区，所述源极区和漏极区的掺杂类型与所述体接触区的掺杂类型相反。

6.如权利要求2所述的提取方法，其特征在于，所述环带状阱区的表面中形成有所述深阱区的深阱接触区。