[发明专利]一种基于时间-数字转换器电路的多芯片同步结构有效
| 申请号： | 201710203560.0 | 申请日： | 2017-03-30 |
| 公开（公告）号： | CN106970679B | 公开（公告）日： | 2019-06-07 |
| 发明（设计）人： | 张俊安;张瑞涛;付东兵;刘军;杨毓军;罗璞;万贤杰;李广军 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F13/42 |
| 代理公司： | 北京同恒源知识产权代理有限公司 11275 | 代理人： | 赵荣之 |
| 地址： | 400060 *** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于时间‑数字转换器电路的多芯片同步结构，包括N个内置了时间‑数字转换器和时序调节模块的电路芯片，芯片包含：同步指示信号接收端，用于接收芯片外部输入的同步指示信号；同步指示信号输出端，用于输出经过芯片内部触发器进行时序重采样后的同步指示信号，所述触发器的采样频率与最高频率时钟的时序完全对齐；时间‑数字转换器，用于将两上输入信号的时序延时量化成数字量，输入信号IN1为该芯片外部输入的同步指示信号，输入信号IN2为经过该芯片内部触发器进行时序重采样后的同步指示信号；时序调节模块，用于根据输入的数字量对同步指示信号输出延时进行调节。本发明采用了菊花链结构，减轻了同步指示信号源的负载。 | ||
| 搜索关键词： | 一种 基于 时间 数字 转换器 电路 芯片 同步 结构 | ||
【主权项】：
1.一种基于时间‑数字转换器电路的多芯片同步结构，其特征在于：包括N个相同的内置了时间‑数字转换器和时序调节模块的电路芯片，每一个芯片包含：同步指示信号接收端，用于接收芯片外部输入的同步指示信号；芯片3～芯片N以此类推，其中最后一个芯片N的SYNC_OUTN端只接芯片N的时间‑数字转换器输入端；每一个芯片的同步指示信号接收端，即SYNC_IN端接收上一个芯片发出的同步指示信号，接收到的同步指示信号经过内部触发器，以最高频率时钟作为时钟，进行时序重采样后再通过同步指示信号输出端，即SYNC_OUT端输出，内部触发器进行时序重采样，SYNC_OUT端输出的同步指示信号与最高频率时钟的时序完全对齐；SYNC_OUT端输出的同步指示信号再输出到下一个芯片的SYNC_IN端；这种菊花链结构的连接能使每一个芯片的SYNC_OUT端都与最高频率时钟的时序对齐；同步指示信号输出端，用于输出同步指示信号，同步指示信号输出端输出的同步指示信号经过芯片内部的触发器用最高频率时钟信号进行了时序重采样，与最高频率时钟时序对齐；同步指示信号的频率是最高频率时钟的分频；时间‑数字转换器，用于将输入信号IN1和输入信号IN2的时序延时量化成数字量，输入信号IN1为该芯片外部输入的同步指示信号，输入信号IN2为经过该芯片内部触发器进行时序重采样后的同步指示信号；时序调节模块，用于根据输入的数字量对同步指示信号输出延时进行调节。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710203560.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种TEE下RPC机制下安全时钟的控制方法
- 下一篇：显示模组
