[发明专利]一种SiC结势垒肖特基二极管的制作方法在审
| 申请号： | 201710201254.3 | 申请日： | 2017-03-30 |
| 公开（公告）号： | CN106992117A | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 朱继红;蔺增金;赵小瑞 | 申请（专利权）人： | 北京燕东微电子有限公司 |
| 主分类号： | H01L21/04 | 分类号： | H01L21/04;H01L29/872 |
| 代理公司： | 北京正理专利代理有限公司11257 | 代理人： | 付生辉 |
| 地址： | 100015 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种SiC结势垒肖特基二极管的制作方法，包括在N+‑SiC衬底上形成N‑‑SiC外延层；在N‑‑SiC外延层形成光刻胶；利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与完全透光区对应的第一区域，与部分透光区对应的第二区域以及与不透光区对应的第三区域；利用Al离子注入，在与第一区域对应的外延层中形成P+结势垒结构，在与第二区域对应的外延层中形成P‑结终端扩展结构。本发明采用一次Al离子注入可以同时形成P+的结势垒结构和P‑的结终端扩展结构，避免了多次Al离子注入，简化了器件制备工艺，在提高器件击穿电压的同时降低了工艺难度和工艺成本。 | ||
| 搜索关键词： | 一种 sic 结势垒肖特基 二极管 制作方法 | ||
【主权项】：
一种SiC结势垒肖特基二极管的制作方法，其特征在于，包括：在N+‑SiC衬底上形成N‑‑SiC外延层；在所述N‑‑SiC外延层形成光刻胶；利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与所述完全透光区对应的第一区域，与所述部分透光区对应的第二区域以及与所述不透光区对应的第三区域；利用Al离子注入，在与所述第一区域对应的外延层中形成P+结势垒结构，在与所述第二区域对应的外延层中形成P‑结终端扩展结构；以及去除光刻胶。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京燕东微电子有限公司，未经北京燕东微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710201254.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
