[发明专利]一种SiC结势垒肖特基二极管的制作方法在审
申请号: | 201710201254.3 | 申请日: | 2017-03-30 |
公开(公告)号: | CN106992117A | 公开(公告)日: | 2017-07-28 |
发明(设计)人: | 朱继红;蔺增金;赵小瑞 | 申请(专利权)人: | 北京燕东微电子有限公司 |
主分类号: | H01L21/04 | 分类号: | H01L21/04;H01L29/872 |
代理公司: | 北京正理专利代理有限公司11257 | 代理人: | 付生辉 |
地址: | 100015 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 sic 结势垒肖特基 二极管 制作方法 | ||
1.一种SiC结势垒肖特基二极管的制作方法,其特征在于,包括:
在N+-SiC衬底上形成N--SiC外延层;
在所述N--SiC外延层形成光刻胶;
利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化,形成与所述完全透光区对应的第一区域,与所述部分透光区对应的第二区域以及与所述不透光区对应的第三区域;
利用Al离子注入,在与所述第一区域对应的外延层中形成P+结势垒结构,在与所述第二区域对应的外延层中形成P-结终端扩展结构;以及
去除光刻胶。
2.根据权利要求1所述的方法,其特征在于,还包括
在所述N+-SiC衬底的第一表面形成阴极电极;
在所述N--SiC外延层上形成图案化钝化层,露出所述P+结势垒结构;
形成与所述P+结势垒结构和N--SiC外延层肖特基接触的阳极电极。
3.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述部分透光区包括用于控制透光率的多个透光点,所述透光点形状为圆形、方形或三角形。
4.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述结势垒结构包括n个P+型环,其中n≥2,所述P+型环为方形、U型或V型。
5.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述P+结势垒结构的掺杂浓度大于或等于1.0×1018cm-3,所述P-结终端扩展结构的掺杂浓度小于或等于1.0×1018cm-3。
6.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法,其特征在于,形成所述N--SiC外延层包括:
对所述N+-SiC衬底进行预处理;
在所述N+-SiC衬底上通过CVD方法生长所述N--SiC外延层。
7.根据权利要求6所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述N--SiC外延层厚度为5~100μm,掺杂浓度为1.0×1015~1.0×1016cm-3。
8.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述注入包括:
在300~500℃温度下进行不同能量和剂量组合的Al离子注入,注入能量范围为:10~700KeV,注入剂量范围为1×1013~1×1015cm-2;
在1500℃~1700℃温度范围内,氩气环境中进行10~30min的Al离子激活退火,获得P+结势垒结构及P-结终端扩展结构。
9.根据权利要求2所述的SiC结势垒肖特基二极管的制作方法,其特征在于,在所述N+-SiC衬底第一表面生长阴极电极包括:
在所述N+-SiC衬底第一表面电子束蒸发Ti/Ni/Pt金属;
在900℃~1100℃温度范围内,真空环境或惰性气体氛围中进行快速热退火;
在所述N+-SiC衬底第一表面形成N+-SiC的欧姆接触电极。
10.根据权利要求2所述的SiC结势垒肖特基二极管的制作方法,其特征在于,所述形成图案化钝化层包括:
通过PECVD在N--SiC外延层表面淀积钝化层SiO2;
在钝化层上SiO2上旋涂光刻胶并通过光刻形成肖特基接触图案;
腐蚀钝化层SiO2开孔,露出所述P+结势垒结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京燕东微电子有限公司,未经北京燕东微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710201254.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造