[发明专利]用于低误差底限状况的LDPC后处理器架构及方法

摘要

在所描述的实例中，用于LDPC解码的后处理电路包含：校验节点处理器(7‑3)，其用于处理经移位的LLR值，以及硬决策解码器电路(7‑10)，其用于接收经处理的LLR信息并对所述经处理的LLR信息执行奇偶校验。后处理控制电路(7‑9)控制所述校验节点处理器(7‑3)中的LLR信息的更新。所述校验节点处理器(7‑3)、硬决策解码器电路(7‑10)及控制电路(7‑9)协作以在迭代周期之后识别具有未经满足奇偶校验的校验节点，识别与未经满足校验节点连接的邻域变量节点，识别连接到邻域变量节点的经满足校验节点，以及如果需要引入扰动来解决解码误差，那么修改从邻域变量节点到经满足校验节点的消息。邻域识别电路确定哪些变量节点与未通过奇偶校验的未经满足校验节点连接，且产生指示哪些变量节点连接到未经满足校验节点的信号{ND[Z‑1:0]}。

主权项

1.一种用于LDPC(低密度奇偶校验)解码的后处理电路，其包括：校验节点处理器电路，其用于接收及处理LLR(对数似然比)值；硬决策解码器电路，其用于接收可能已通过所述校验节点处理器电路修改的经处理的LLR信息，且对所述所接收及经处理的LLR信息执行奇偶校验操作；后处理控制电路，其耦合到所述校验节点处理器电路，用于响应于所述硬决策解码器的奇偶校验决策来控制所述校验节点处理器电路中的LLR信息的更新，且其中所述校验节点处理器电路、硬决策解码器电路及后处理控制电路协作以识别在所述后处理电路的迭代之后奇偶校验未经满足的校验节点，识别与所述解码及后处理电路的迭代之后未经满足的校验节点交换消息的邻域变量节点，识别与邻域变量节点交换消息的经满足校验节点，且如果需要引入有效地解决解码误差且改进所述LDPC解码的位误差率性能的扰动，那么将从邻域变量节点到经满足校验节点的消息修改为新值；后处理控制电路，其允许所述组邻域变量节点在后处理期间任选地更新；及邻域识别电路，其与所述硬决策解码器电路及所述后处理控制电路相关联，用于确定奇偶校验矩阵的哪些变量节点与所述奇偶校验矩阵的未经满足校验节点连接，其中所述未经满足校验节点未通过奇偶校验，以及产生指示哪些变量节点连接到未经满足校验节点的第一信号。